электронное реле скорости изменения частоты

Формула изобретения

1. Электронное реле скорости изменения частоты, содержащее промежуточный трансформатор, вход которого является информационным входом реле, а выход соединен со входом первого порогового блока с нулевым пороговым уровнем, и исполнительный элемент, отличающееся тем, что введены элемент И, счетчик, регистр памяти, блок вычитания, сумматор, первая и вторая арифметические схемы, предназначенные для вычисления среднего значения ее входного сигнала по к последовательным отсчетам, где к - целое, к>1, последовательно соединенные одновибратор, вход которого предназначен для подключения напряжения запуска, и генератор тактовых импульсов, второй и третий пороговые блоки, при этом выход первого порогового блока соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов и входом формирователя импульса по заднему фронту его входного сигнала, а выход элемента И соединен со счетным входом счетчика, выход которого соединен с информационным входом регистра памяти, соединенного выходом с первым входом блока вычитания, выход которого соединен с информационным входом второй арифметической схемы и с первым входом сумматора, соединенного выходом с информационным входом первой арифметической схемы, выход которой соединен со вторыми входами блока вычитания и сумматора, тактовые входы первой и второй арифметических схем соединены с выходом формирователя импульса по заднему фронту его входного сигнала, входом разрешения записи регистра памяти и со входом установки в ноль счетчика, входы начальной установки первой и второй арифметических схем и счетчика соединены с выходом одновибратора, а выход второй арифметической схемы соединен со входами второго и третьего пороговых блоков, выход "меньше" второго порогового блока и выход "больше" третьего порогового блока соединены с соответствующими входами элемента ИЛИ, выход которого соединен с входом исполнительного элемента.

2. Реле по п.1, отличающееся тем, что каждая первая и вторая арифметические схемы содержат регистр сдвига, информационный, установочный и тактовый входы которой являются соответственно информационным, установочным и тактовым входами арифметической схемы, сумматор, входы которого соединены с соответствующими выходами регистра сдвига, содержащего к ячеек, и умножитель на 1/к, вход которого соединен с выходом сумматора, а выход является выходом арифметической схемы.

3. Реле по п.1 или 2, отличающееся тем, что тактировка работы регистра памяти осуществляется передним фронтом импульса с выхода формирователя импульса по заднему фронту его входного сигнала, а установка в ноль счетчика - задним фронтом указанного импульса.

4. Реле по п. 1 или 2, отличающееся тем, что вход установки в ноль счетчика соединен с выходом формирователя импульса по заднему фронту его входного сигнала через элемент задержки.

5. Реле по любому из пп.1-4, отличающееся тем, что входы начальной установки первой арифметической схемы и счетчика предназначены для установки кода, соответствующего начальной частоте сигнала на информационном входе, а вход начальной установки второй арифметической схемы предназначен для установки кода, соответствующего нулевому сигналу.

Описание изобретения к патенту

Изобретение относится к электротехнике и может быть использовано в качестве электронного реле скорости изменений частоты.

Известно устройство, содержащее последовательно соединенные промежуточный трансформатор, выпрямитель, фильтр, пороговый блок и исполнительный элемент [1].

Недостатком известного решения являются относительно узкие функциональные возможности, что не позволяет использовать его в системах защиты от недопустимых скоростей изменений частоты.

Наиболее близким техническим решением к предлагаемому является микропроцессорное многофункциональное устройство реле частоты [2], содержащее промежуточный трансформатор, вход которого является информационным входом реле, а выход соединен со входом первого порогового блока с нулевым пороговым уровнем, и исполнительный элемент, а также масштабный усилитель, аналого-цифровой преобразователь, блок запрета, микропроцессор, два регистра памяти и микропроцессорную систему. Недостатком наиболее близкого технического решения является сложность устройства и, следовательно, недостаточно высокая надежность.

Техническим результатом изобретения является упрощение устройства и, следовательно, повышение его надежности.

Этот технический результат достигается тем, что в устройство, содержащее промежуточный трансформатор, вход которого является информационным входом реле, а выход соединен со входом первого порогового блока с нулевым пороговым уровнем, и исполнительный элемент, введены элемент И, счетчик, регистр памяти, блок вычитания, сумматор, первая и вторая арифметические схемы, предназначенные для вычисления среднего значения ее входного сигнала по к последовательным отсчетам, где к - целое, к>1, последовательно соединенные одновибратор, вход которого предназначен для подключения напряжения запуска, и генератор тактовых импульсов, второй и третий пороговые блоки, при этом выход первого порогового блока соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов и входом формирователя импульса по заднему фронту его входного сигнала, а выход элемента И соединен со счетным входом счетчика, выход которого соединен с информационным входом регистра памяти, соединенного выходом с первым входом блока вычитания, выход которого соединен с информационным входом второй арифметической схемы и с первым входом сумматора, соединенного выходом с информационным входом первой арифметической схемы, выход которой соединен со вторыми входами блока вычитания и сумматора, тактовые входы первой и второй арифметических схем соединены с выходом формирователя импульса по заднему фронту его входного сигнала, входом разрешения записи регистра памяти и со входом установки в ноль счетчика, входы начальной установки первой и второй арифметических схем и счетчика соединены с выходом одновибратора, а выход второй арифметической схемы соединен со входами второго и третьего пороговых блоков, выход "меньше" второго порогового блока и выход "больше" третьего порогового блока соединены с соответствующими входами элемента ИЛИ, выход которого соединен с входом исполнительного элемента. Кроме того, каждая первая и вторая арифметические схемы содержат регистр сдвига, информационный установочный и тактовый входы которой являются, соответственно, информационным, установочным и тактовым входами арифметической схемы, сумматор, входы которого соединены с соответствующими выходами регистра сдвига, и умножитель на 1/к, вход которого соединен с выходом сумматора, а выход является выходом арифметической схемы. Кроме того, тактировка работы регистра памяти осуществляется передним фронтом импульса с выхода формирователя импульса по заднему фронту его входного сигнала, а установка в ноль счетчика - задним фронтом указанного импульса. Кроме того, вход установки в ноль счетчика соединен с выходом формирователя импульса по заднему фронту его входного сигнала через элемент задержки. При этом входы начальной установки первой арифметической схемы и счетчика предназначены для установки кода, соответствующего начальной частоте сигнала на информационном входе, а вход начальной установки второй арифметической схемы предназначен для установки кода, соответствующего нулевому сигналу.

На фиг. 1 представлена электрическая структурная схема реле, на фиг.2 - арифметических схем, на фиг.3 - временные диаграммы, поясняющие работу реле.

Реле (фиг. 1) содержит последовательно соединенные промежуточный трансформатор 1, вход которого является информационным входом устройства, первый пороговый блок 2 с нулевым пороговым уровнем, элемент И 3, счетчик 4, регистр 5 памяти, блок 6 вычитания, сумматор 7 и первую арифметическую схему 8, выход которой соединен со вторыми входами блока 6 вычитания и сумматора 7. Реле также включает последовательно соединенные одновибратор 9 и генератор 10 тактовых импульсов (ГТИ), выход которого соединен с другим входом элемента И 3, и, кроме того, формирователь 11 импульсов, вход которого соединен с выходом первого порогового блока 2, а выход - с входом установки в ноль счетчика 4, с входом разрешения записи регистра 5 памяти и с тактовым входом первой арифметической схемы 8, и вторую арифметическую схему 12, информационный вход которой соединен с выходом блока 6 вычитания, установочный вход соединен с установочным входом первой арифметической схемы 8 и с выходом одновибратора 9, а тактовый вход соединен с выходом формирователя 11 импульсов. Входы второго 13 и третьего 14 пороговых блоков соединены с выходом второй арифметической схемы 12, а элемент ИЛИ 15, первый и второй входы которого соединены, соответственно, с выходом второго 13 и третьего 14 пороговых блоков, последовательно соединен с исполнительным элементом 16.

Первая 8 и вторая 12 арифметические схемы имеют одинаковую конструкцию (фиг.2) и содержат регистр 17 сдвига, информационный, установочный и тактовый входы которого являются, соответственно, информационным, установочным и тактовым входами фильтра, сумматор 18, входы которого соединены с выходами регистра 17 сдвига, и умножитель 19 на 1/к (где к - число ячеек регистра 17 сдвига), вход которого соединен с выходом сумматора 18, а выход - является выходом арифметической схемы.

Исполнительный элемент 16 может быть выполнен в виде реле с замыкающим контактом, обмотка которого непосредственно или через усилитель соединена с выходом элемента ИЛИ. Формирователь 11 формирует короткий импульс на своем выходе при перепаде входного сигнала с уровня логической единицы на уровень логического нуля, первый пороговый блок 2 выполнен в виде аналогового компаратора, а второй 13 и третий 14 пороговые блоки - в виде цифровых компараторов. Остальные блоки являются стандартными блоками электронной техники.

На фиг.3 представлены сигналы на выходе промежуточного трансформатора 1 U₁ (фиг.3, а), первого порогового блока 2 U₂ (фиг.3, б), на выходе формирователя 11 импульсов U₁₁ (фиг.3, в), на выходе первой арифметической схемы 8 U₈ (фиг. 3, г), на выходе второй арифметической схемы 12 U₁₂(фиг.3, д) и на выходе второго порогового блока 13 U₁₃ (фиг.3, е).

Реле работает следующим образом.

При включении устройства питание подается на все его элементы, в том числе на вход одновибратора 9, который вырабатывает одиночный импульс, поступающий на вход запуска ГТИ 10, на вход установки в начальное состояние счетчика 4 и регистра сдвига 17 первой арифметической схемы 8, в которых устанавливается код, соответствующий номинальной частоте входного сигнала. Этот же импульс поступает на установочный вход второй арифметической схемы 12, в ячейках регистра 17 сдвига которой устанавливается нулевой сигнал.

На вход промежуточного трансформатора 1 поступает входной сигнал реле (фиг.3, а), поэтому на выходе первого порогового блока 2 с нулевым пороговым уровнем формируется последовательность прямоугольных импульсов (фиг.3, б), длительность которых функционально связана с частотой его входного сигнала (фиг. 3, а). Через элемент И на счетный вход счетчика 4 поступают импульсы ГТИ 9, что позволяет сформировать в счетчике 4 код длительности импульса. В моменты окончания этих импульсов на выходе формирователя 11 импульсов формируется короткий импульс (фиг.3, в). По этому короткому импульсу содержимое счетчика 4 переписывается в регистр 5 памяти, после чего содержимое счетчика 4 обнуляется. Последнее обеспечивается либо работой регистра 5 и входа установки в ноль счетчика 4 по разным фронтам импульса с выхода формирователя 11, либо включением элемента задержки на входе установки в ноль счетчика 4. В ячейки регистра 17 первой арифметической схемы 8 будут записываться отсчеты длительностей импульсов с выхода первого порогового блока 2, функционально связанных с частотой входного сигнала реле. В блоке вычитания 6 и в сумматоре 7 из этих отсчетов вычитаются и суммируются одни и те же величины с выхода первой арифметической схемы 8, поэтому на информационный вход регистра 17 сдвига первой арифметической схемы 8 поступает собственно отсчет длительности сигнала с выхода регистра 5 памяти. В сумматоре 18 первой арифметической схемы 8 эти отсчеты суммируются, а в умножителе 19 - умножаются на параметр 1/к, где к - число ячеек регистра 17. Следовательно, на выходе первой арифметической схемы 8 формируется среднее по нескольким последовательным отсчетам значение длительности импульсов (фиг.2, г) на выходе первого порогового блока 2. Выходной сигнал регистра 5 памяти, который соответствует текущим значениям длительности импульса на выходе первого порогового блока 2, вычитается из среднего значения длительностей в блоке 6 вычитания. Сигнал разности (фиг.3, д) поступает во вторую арифметическую схему 12, где сформируется среднее отклонение длительности импульсов с выхода первого порогового блока 2 от среднего значения, которое пропорционально приращению частоты входного сигнала. Если это приращение превышает или становится меньше допустимых пороговых значений Uп- и Uп+, что указывает на недопустимую скорость изменения частоты, то срабатывает второй 13 (фиг.3, е) или третий 14 пороговые блоки, что приводит к срабатыванию реле.

Таким образом, так как предлагаемая схема электронного реле частоты значительно проще известной, устройство обладает и более высокой надежностью.

Источники информации

1. Чернобровов Н.В., Семенов В.А. Релейная защита энергетических систем. М.: Энергоатомиздат, 1998, с. 112, рис. 2.66.

2. Патент RU 2171475, кл. G 01 R, H 02 Н 3/46, 17.05.2000.