способ обработки цифровых потоков по модели сигнала и перепрограммируемым схемам электрическим

Формула изобретения

Способ обработки цифровых потоков, при котором сигнал демодулируют, преобразуют в цифровой поток и синтезируют модель сигнала, отличающийся тем, что по модели сигнала создают электрическую схему устройства обработки цифровых потоков и определяют ресурс и номенклатуру перепрограммируемых логических интегральных схем, необходимых для ее реализации, создают загрузочный модуль под контролируемый сигнал, проверяют работоспособность полученной схемы методом моделирования или на реальном сигнале в случае создания макета, при этом в случае неудачи определяют локальный неработоспособный фрагмент перепрограммируемых логических интегральных схем и корректируют программно схему и загрузочный модуль, а в случае успеха заносят программу в банк электрических схем, выполненных в виде загрузочных модулей, причем по каждому новому сигналу повторяют вышеуказанные операции и формируют банк загрузочных модулей под различные сигналы.

Описание изобретения к патенту

Изобретение относится к области цифровой и вычислительной техники и может быть использовано при обработке цифровых потоков различного уровня иерархического уплотнения.

Бурное развитие цифровых методов передачи информации в спутниковых и кабельных линиях связи с временным уплотнением, начиная от телеграфного канала и до высших ступеней иерархического уплотнения [1, 2], даже на уровне международных линий привело, в силу специфических особенностей, к многообразным вариантам формирования групповых потоков различного уровня иерархического уплотнения (рекомендации МККТТ G-732, G-733, G-741, G-746, G-747, G-751, G-752, G-754 и т.д.).

До настоящего времени для каждой рекомендации МККТТ разрабатывается своя специальная аппаратура по обобщенному способу, принятому за прототип, при котором:

1) селектируют сигналы синхронизации на интервале периодичности цифрового потока;

2) ведут подсчет числа тактовых импульсов, начиная с момента синхросигнала;

3) по результатам подсчета формируют стробы на каждую составляющую часть цифрового потока (служебные сигналы, сигналы управления каждого из объединяемых потоков, команды управления стаффингом, биты стаффинга);

4) выделяют тактовые импульсы каждой из составляющих частей цифрового потока;

5) тактовыми сигналами выделенных составных частей селектируют информацию из суммарного цифрового потока.

По этому способу построена отечественная аппаратура обработки сигналов ИКМ-120, ИКМ-30, ИКМ-480, ИКМ-1920 и др., а также зарубежная аппаратура.

Недостатком такого способа является его детерминированность для каждого вида уплотнения и сложность аппаратной реализации, особенно при непериодичной структуре сигналов составляющих цифрового потока на интервале его периодичности.

Известен способ обработки цифровых потоков, взятый за прототип [патент на изобретение 2122291 от 20 ноября 1998 г.], по которому выполняют следующую последовательность операций:

- из выходного цифрового потока в сопровождении тактовой частоты селектируют сигналы синхронизации на интервале периодичности цифрового потока (сигнал кадровой, сверхкадровой или суперкадровой синхронизации);

- синтезируют модель сигнала;

- заносят модель в оперативную память;

- по сигналу синхронизации синхронно с цифровым потоком считывают модель сигнала из ОЗУ;

- формируют тактовые сигналы составляющих частей цифрового потока;

- выделенными тактовыми сигналами селектируют информационные части составляющих цифрового потока.

Недостатком способа является его малая эффективность, так как он обеспечивает только выделение служебных и компонентных потоков обрабатываемого входного потока, но не обеспечивает выделение канальной информации в форме, удобной для потребителя (речь, ТЛГ, факс, ПД).

Целью изобретения является расширение функциональных возможностей способа и обеспечение доступа к канальной информации.

Основой для достижения этой цели явилось появление на рынке широкого класса перепрограммируемых логических интегральных схем (ПЛИС) с различным ресурсом комбинационных логических блоков. В частности, ПЛИС фирмы Xilinx представляют собой матрицу из комбинационных логических блоков (CLB) размерностью 1212, каждый из которых состоит из двух-пяти входных комбинационных схем и двух триггеров, и многоканальных линий связи, позволяющих соединять блоки CLB произвольным образом.

Сущность технологии оперативного перепрограммирования ПЛИС заключается в следующем.

С помощью комбинационных схем, входящих в блоки CLB, можно создать любую комбинаторную логику, включающую схемы совпадения, ключи, дешифраторы, мультиплексоры и т. д. , а на триггерах, входящих в блоки CLB, можно создать: регистры, счетчики, кадровые и суперкадровые синхронизаторы, демультиплексоры, генераторное оборудование, схемы дестаффинга, схемы дескремблера, транскодеры сигналов ИКМ, , АДИКМ, помехоустойчивого (ПУ) декодера и т.д.

Специальные электронные коммутаторы, находящиеся в матрице, позволяют сконфигурировать линии связи между блоками CLB и содержимое блоков CLB произвольным образом, формируя таким образом любую заданную схему. Конфигурация ПЛИС производится путем загрузки в них последовательности бит (программ), при этом каждый бит в программе управляет соответствующим электронным коммутатором. В результате в одной ПЛИС в зависимости от ее ресурса можно создать любую или несколько электрических схем, которые в случае их реализации на обычных интегральных микросхемах средней интеграции (серии 533, 1533, 102) занимали бы целую плату или функциональный модуль.

ПЛИС в любой момент могут быть обнулены и в них может быть занесена программа любой новой схемы, что позволяет создать банк данных программируемых электрических схем и строить, пользуясь банком, различные схемы обработки.

Таким образом, создав схему соединений ПЛИС между собой и предусмотрев достаточный их ресурс, можно программно создавать схемы, обеспечивающие обработку широкого класса цифровых потоков.

Типовые схемы устройств помехоустойчивого декодирования, синхронизации, дескремблирования, дестаффинга, демультиплексирования, выделения каналов, транскодирования хорошо известны и отработаны в реальных системах связи, поэтому запрограммировать ПЛИС под эти функции не представляет труда.

Для достижения указанной цели предлагается способ, при котором:

- сигнал демодулируют (преобразуют в цифровой поток);

- синтезируют модель сигнала (определяют местоположение и структуру синхросигналов, длительность кадра суперкадра, тип ПУ кода, тип скремблера, местоположение служебных и компонентных потоков, количество служебных бит и компонентных потоков, команды стаффинга и биты стаффинга, вид импульсной модуляции ИКМ, , АДИКМ, если они неизвестны априори.

Согласно изобретению:

- определяют номенклатуру и ресурс необходимых ПЛИС и создают схему их соединения;

- по модели сигнала конфигурируют (программируют) ПЛИС по выполняемым функциям в контролируемом цифровом потоке, т.е. создают загрузочный модуль под обрабатываемый сигнал;

- проверяют работоспособность полученной схемы на реальном сигнале, в случае неудачи определяют локальный неработоспособный участок ПЛИС и корректируют программно схему, в случае успеха заносят программу в банк электрических схем (загрузочных модулей);

- по каждому новому сигналу повторяют вышеуказанные операции и создают банк электрических схем под каждую модель сигнала.

Подобное решение в литературе не описано, поэтому оно соответствует критериям новизны и изобретательного уровня.

На фигуре приведена схема устройства по предлагаемому способу.

По предлагаемому способу осуществляют следующие действия:

- сигнал демодулируют (преобразуют в цифровой поток);

- синтезируют модель сигнала (определяют местоположение и структуру синхросигналов, длительность кадра - суперкадра, тип ПУ-кода, тип скремблера, местоположение служебных и компонентных потоков, количество служебных бит и компонентных потоков, команды стаффинга и биты стаффинга, вид импульсной модуляции, ИКМ, , АДИКМ (если они неизвестны априори);

- определяют номенклатуру и ресурс необходимых ПЛИС и создают схему их соединения;

- по модели сигнала конфигурируют (программируют) ПЛИС по выполняемым функциям в контролируемом цифровом потоке, т.е. создают загрузочный модуль под обрабатываемый сигнал;

- проверяют работоспособность полученной схемы на реальном сигнале, в случае неудачи определяют локальный неработоспособный участок ПЛИС и корректируют программно схему, в случае успеха заносят программу в банк электрических схем (загрузочных модулей);

- по каждому новому сигналу повторяют вышеуказанные операции и создают банк электрических схем под каждую модель сигнала.

Устройство содержит (см. чертеж) разуплотнитель цифровых потоков 1, к входу которого подключена ПЭВМ 2 с клавиатурой 3 и монитором 4.

Устройство работает следующим образом.

Реализация демодулированного цифрового потока заносится в память ПЭВМ 2. По алгоритмам и программам синтезируется модель сигнала. По модели сигнала создается загрузочная модель для разуплотнителя 1 (если его не было в банке загрузочных модулей, хранящихся в памяти ПЭВМ).

Загрузочный модуль заносится в разуплотнитель 1 и устройство обеспечивает прием цифрового потока на скорости до 160 Мбит/с, поэтапное демультиплексирование в разуплотнителе 1 и выделение одного произвольного канала и служебных бит с возможностью их регистрации и прослушивания.

При заложенных в схеме соединений ресурсах ПЛИС, ОЗУ и микропроцессоров обеспечивается обработка цифровых потоков со следующими параметрами:

- количество входных цифровых потоков от 1 до 4 (в зависимости от кратности фазовой модуляции (2ФМ - 1 поток; 4ФМ, 4ФМс - 2 потока; 8ФМ - 3 потока, КАМ-16 - 4 потока) на скорости до 40 Мбит/с в каждом и в сопровождении одной тактовой частоты;

- количество бит в цикле не более 210⁴;

- вид циклового синхросигнала - сосредоточенная или рассредоточенная кодовая комбинация разрядностью до 32 бит;

- методы формирования групповых потоков синхронные или асинхронные;

- скремблирование аддитивное или мультипликативное при порождающем полиноме ПСП сигнала не более 32;

- матричное перемежение глубиной до 64 кбит;

- число ступеней уплотнения до 4;

- ввод на каждой ступени уплотнения бит синхронизации и служебных бит.

Ресурсы ПЛИС, заложенные в схеме соединений, позволяют реализовать 4 ступени демультиплексирования сигнала на скорости до 160 Мбит/с с выделением 1-го информационного канала и возможностью его прослушивания или регистрации.

Устройство изготовлено, испытано, подтвердило реализуемость предлагаемого способа и планируется к использованию в серийных изделиях.

Переход от обработки одного сигнала к другому, загрузочные модули которых хранятся в банке загрузочных модулей, заключается в обнулении ПЛИС, ОЗУ и занесении в них нужного загрузочного модуля.