устройство оценки действительного значения единицы физической величины аналогового группового эталона
| Классы МПК: | G06G7/20 для возведения в степень, извлечения корня, решения полиномов, вычисления среднеквадратичных значений, стандартных отклонений G06F17/17 вычисление функций приближенными методами, например интерполяцией или экстраполяцией, сглаживанием, методом наименьших квадратов G06F17/18 для обработки статистических данных |
| Автор(ы): | Безуглов Д.А., Поморцев П.М., Ильин В.Г., Поморцев С.М., Донченко А.А., Михайлов А.В. |
| Патентообладатель(и): | Безуглов Дмитрий Анатольевич, Поморцев Павел Михайлович, Ильин Виктор Григорьевич |
| Приоритеты: |
подача заявки:
2002-02-22 публикация патента:
10.02.2004 |
Изобретение относится к автоматике и вычислительной технике и может быть использовано в метрологии при создании аналоговых групповых эталонов. Техническим результатом является улучшение точности оценки действительного значения единицы физической величины аналогового группового эталона и формирование на выходе устройства оценки действительного значения единицы физической величины, получаемой по методу максимального правдоподобия с учетом действительного значения единицы физической величины аналогового группового эталона в предшествующий момент времени. Технический результат достигается за счет того, что устройство содержит регистры, делители, степенные преобразователи, умножители, сумматоры, квадраторы, инверторы, блок компараторов и блок формирования. 9 ил., 8 табл.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17, Рисунок 18, Рисунок 19, Рисунок 20, Рисунок 21, Рисунок 22, Рисунок 23, Рисунок 24, Рисунок 25, Рисунок 26, Рисунок 27, Рисунок 28, Рисунок 29, Рисунок 30, Рисунок 31, Рисунок 32, Рисунок 33, Рисунок 34, Рисунок 35, Рисунок 36, Рисунок 37, Рисунок 38, Рисунок 39, Рисунок 40, Рисунок 41, Рисунок 42, Рисунок 43, Рисунок 44, Рисунок 45, Рисунок 46, Рисунок 47
Формула изобретения
Устройство оценки действительного значения единицы физической величины аналогового группового эталона, содержащее регистр, отличающееся тем, что в него дополнительно введены 3n+3 сумматоров, 4n+2 регистров, 3n+1 умножителей, n квадраторов, 2n+1 делителей, n степенных преобразователей, на выходе которых формируются сигналы, соответствующие квадратному корню сигналов, поступивших на их вход, n+1 инверторов, блок компараторов и блок формирования, причем выходы первых регистров соединены с первыми входами первых делителей соответственно, вторые входы которых соединены с выходом второго регистра, а выходы - со входами степенных преобразователей соответственно, выходы которых соединены с первыми входами первых умножителей соответственно, вторые входы которых соединены с выходами третьих регистров соответственно, а выходы - с входами первого сумматора соответственно, выход которого соединен со входом первого инвертора, выход которого соединен с n-ым входом второго сумматора и со вторыми входами третьих сумматоров, выходы которых соединены с первыми входами с первого по n-1-й вторых умножителей соответственно, а первые входы - с выходами блока формирования соответственно и с первого по n-1-й входы второго сумматора, выход которого соединен с первым входом n-го из вторых умножителей, вторые входы вторых умножителей соединены с выходом четвертого регистра, а выходы - со входами вторых инверторов, выходы которых соединены со вторыми входами седьмых сумматоров соответственно и первыми входами четвертых сумматоров соответственно, вторые входы которых соединены с выходами пятых регистров соответственно, а выходы - с первыми входами третьих умножителей соответственно, выходы которых соединены с входами пятого сумматора, выход которого соединен с первым входом второго делителя, второй вход которого соединен с выходом шестого сумматора, входы которого соединены со вторыми входами третьих умножителей соответственно и выходами третьих делителей соответственно, вторые входы которых соединены с выходом четвертого умножителя, входы которого соединены с первыми входами третьих делителей соответственно и выходами квадраторов соответственно, входы которых соединены соответственно с выходами седьмых сумматоров, первые входы которых соединены с выходами шестых регистров соответственно, входы блока формирования соединены с выходами блока компараторов соответственно, входы которого являются входами устройства, выход второго делителя является выходом заявляемого устройства, при этом выходные сигналы блока компараторов
i(j), 
i<j, формируются в соответствии с выражением i(j)=Xj-Xi, где - Xi,j - значения единицы физической величины i, j-го хранителя аналогового группового эталона, поступающие на входы устройства 
i<j; а выходные сигналы блока формирования Gi, 
формируются в соответствии с выражением 
при количестве хранителей аналогового группового эталона от трех до шести 
Описание изобретения к патенту
Текст описания в факсимильном виде (см. графическую часть)сКласс G06G7/20 для возведения в степень, извлечения корня, решения полиномов, вычисления среднеквадратичных значений, стандартных отклонений
Класс G06F17/17 вычисление функций приближенными методами, например интерполяцией или экстраполяцией, сглаживанием, методом наименьших квадратов
Класс G06F17/18 для обработки статистических данных
