способ определения потенциально ненадежных цифровых интегральных схем

Формула изобретения

Способ определения потенциально ненадежных цифровых интегральных схем, имеющих несколько однотипных входов, заключающийся в том, что измеряют временные (динамические) параметры при пониженном напряжении питания, сравнивают их с интервалом допустимых значений, устанавливаемых эмпирически, получают результат сравнения, являющийся первым критерием отбраковки цифровых интегральных схем, отличающийся тем, что измеряют временные параметры при номинальном напряжении питания по всем входам раздельно, определяют отношение величины временного параметра каждого входа к минимальной величине временного параметра одного из входов данной цифровой интегральной схемы, сравнивают его с интервалом допустимых значений, устанавливаемых эмпирически, получают результат сравнения, являющийся вторым критерием, при совпадении двух критериев цифровую интегральную схему отбраковывают как потенциально ненадежную.

Описание изобретения к патенту

Изобретение относится к микроэлектронике, а именно к обеспечению надежности цифровых интегральных схем (ЦИС) за счет определения потенциально ненадежных. Изобретение может быть использовано на этапе серийного производства ЦИС, а также на входном контроле при производстве радиоаппаратуры.

Так как временные параметры ЦИС увеличиваются при снижении напряжения питания, что эквивалентно увеличению длительности переходного процесса при эксплуатации, то на этом принципе предложен способ для прогнозирования работоспособности ЦИС.

Известен способ диагностирования ЦИС [1] по зависимости величины изменения времени задержки сигнала t_з ⁰¹ (при различных напряжениях питания) от t_з ⁰¹ при номинальном напряжении питания. Годной считается ЦИС, у которой t_з ⁰¹ 0,75 t_з ⁰¹ _мax ( t_з ⁰¹ _мах - максимальное значение времени задержки входного сигнала ЦИС при снижения напряжения питания до величины U_н - пониженного напряжения питания).

Недостатки известного способа таковы, что в цифровых интегральных схемах не учитывается различие временных параметров по имеющимся в ЦИС нескольким однотипным входам.

Известен способ отбраковки комплиментарных МОП (металл, окисел, полупроводник) (КМОП) интегральных схем по уровням надежности [2], принятый за прототип.

Способ-прототип заключается в том, что в качестве информационного параметра для отбраковки интегральных схем (ИС) выбрано время задержки распространения сигнала при включении и выключении. Этот параметр позволяет в большей мере учесть дефекты ИС, чем измерение статических параметров и в то же время обладает более ранним этапом обнаружения дефектов, чем нестабильная сигнатура. Проводят отбраковку ЦИС путем сравнения разности значений между средним значением времени задержки распространения сигнала при включении (выключении) для выборки и времени задержки распространения для конкретной ЦИС при пониженном напряжении питания, с интервалом значений, устанавливаемых эмпирически в зависимости от типа ЦИС и предъявляемых требований по надежности.

Недостатками способа-прототипа являются недостаточные функциональные возможности и достоверность диагностики.

По схемотехнике и технологии изготовления временные параметры по однотипным входам в идеальном случае должны быть одинаковыми, но фактически они разнятся. Величина разности временных параметров по однотипным входам несет информацию о несовершенстве поверхностной и объемной структуры p-n-переходов. Поэтому, замеряя временные параметры по однотипным входам, по их отличию можно судить о потенциальной надежности этих переходов, а следовательно, и по надежности ЦИС в целом.

Изобретение направлено на расширение функциональных возможностей и повышение достоверности результатов диагностики.

Для устранения указанных недостатков в способе, заключающемся в том, что измеряют временные (динамические) параметры по всем входам ЦИС при пониженном напряжении питания, сравнивают их с интервалом допустимых значений, устанавливаемых эмпирически, получают результат сравнения, являющийся первым критерием отбраковки цифровых интегральных схем, согласно изобретению измеряют временные параметры при номинальном напряжении питания по всем входам раздельно, определяют отношение величины временного параметра каждого входа к минимальной величине временного параметра одного из входов данной ЦИС, сравнивают его с интервалом допустимых значений, устанавливаемых эмпирически, получают результат сравнения, являющийся вторым критерием, при совпадении двух критериев ЦИС отбраковывают как потенциально ненадежную.

Предлагаемый способ заключается в том, что на партии ЦИС, в которой необходимо определить, а затем отделить потенциально ненадежные схемы, проводят измерение динамических параметров, например, времени задержки распространения сигнала при включении (выключении), по всем входам раздельно при напряжении питания близкого к критическому напряжению питания, одинакового для всех ЦИС. Устанавливают первый критерий для отбраковки потенциально ненадежных интегральных схем по абсолютной величине значения временного (динамического) параметра, например, t _здp ^0,1 150 нс.

Затем на этих же схемах по всем входам измеряют такой же временной параметр при номинальном напряжении питания. Строят таблицу, где для каждой ЦИС минимальное значение времени задержки распространения сигнала при включении (выключении) по входу принимается за единицу, а по остальным входам записывают полученный коэффициент К, определяющий интервал допустимых значений, устанавливаемых эмпирически, равный отношению величины времени задержки распространения сигнала при включении (выключении) по данному входу к значению минимальной величины времени задержки, принятой за единицу. Выбирается критерий оценки, например значение К 1,75, устанавливающийся для потенциально ненадежных ЦИС. Это второй критерий для отбраковки ЦИС.

Те ЦИС, у которых совпали два критерия, считаются потенциально ненадежными.

Конкретные значения критериев определяются для каждого типа ЦИС в зависимости от жесткости требований по надежности.

Пример осуществления способа.

На произвольно выбранных 10 ЦИС типа К155ЛР1 (два элемента 2И-2ИЛИ-НЕ, один с расширением по ИЛИ) измерили время задержки распространения сигнала при выключении t_здр ^0,1 при напряжении питания U_н=2 В, частоте импульсов 10 МГц (табл. 1). Данное напряжение определено снижением напряжения питания у каждой схемы до тех пор, пока ЦИС еще работает в соответствии с назначением.

Таблица 1
№ схемы	Время задержки распространения сигнала при выключении tздр 0,1 , нс, по выводам
	2-6	3-6	4-6	5-6
1	120	70	100	80
2	120	120	120	100
3	130	100	100	100
4	140	100	100	90
5	160	100	110	90
6	150	100	110	90
7	120	100	110	100
8	150	110	100	110
9	130	100	100	110
10	120	100	100	90
Примечание: 2, 3, 4, 5 - выводы входов, 6 - вывод выхода.

Если по полученным данным таблицы 1 выбрать первый критерий t_зp 150 нc, то потенциально ненадежными будут ЦИС №5, 6, 8.

Замерили t_здр ^0,1 в режиме U_п (при номинальном напряжении питания) (табл.2)

По полученным данным составим таблицу 3 коэффициентов увеличения t_здр ^0,1 по всем выводам относительно минимального значения.

Таблица 3
№ схемы	Значения коэффициента К i по выводам
	2-6	3-6	4-6	5-6
1	1,2	1	1,2	1,2
2	1,2	1,2	1	1,2
3	1,2	1,6	1	1,2
4	1,4	1,2	1	1,2
5	1,5	1,75	1	1,5
6	1,2	1	1	1,2
7	1,6	1,2	1	1,2
8	2	1,5	1	1,5
9	1,2	1,6	1	1,2
10	2,25	1,25	1	1,5

По таблице 3 при втором критерии K_j 1,75 потенциально ненадежными будут схемы № 5, 8, 10.

Окончательное значение по двум критериям одновременно: потенциально ненадежными будут схемы № 5, 8.

Проведенные испытания в течение 500 ч при максимальной нагрузке и повышенной температуре 70° С подтвердили полученные результаты.

По сравнению с прототипом предлагаемый способ позволяет расширить функциональные возможности и повысить достоверность результатов диагностики.

Источники информации

1. Кураченко С.С., Прохоренко В.А., Воинов В.В. Новый метод диагностирования ИС // Электронная промышленность. 1990. № 6. С.71-72.

2. Патент RU 2046365 C1, G 01 R 31/26. Опубл. 20.10.95. Бюл. № 29.