стартстопная система связи

Формула изобретения

Стартстопная система связи, содержащая на передающей стороне блок формирования и передачи сигнала, а на приемной стороне - последовательно соединенные приемник, амплитудный детектор и фильтр нижних частот, последовательно соединенные первый компаратор и запоминающее устройство, выходы которого шиной через сдвиговый регистр соединены с km входами первого дешифратора, km выходов которого являются выходами устройства, последовательно соединенные ключ, синхроблок, формирователь импульсов и формирователь пачек импульсов, выход которого соединен с тактовым входом сдвигового регистра, а также первый и второй двоичные счетчики, устройство выборки и хранения сигнала и пороговое устройство, при этом выход фильтра нижних частот соединен с входом ключа, управляющий вход которого соединен с третьим выходом формирователя импульсов, второй выход которого соединен с тактовым входом первого компаратора и счетным входом первого двоичного счетчика, установочный вход которого соединен с первым выходом формирователя импульсов, стробирующим входом сдвигового регистра и установочным входом устройства выборки и хранения сигнала, сигнальный вход которого соединен с сигнальным входом первого компаратора, второй вход которого соединен с выходом устройства выборки и хранения сигнала, управляющий вход которого подсоединен к выходу первого компаратора, кроме того, выходы первого двоичного счетчика шиной соединены с информационными входами запоминающего устройства, причем выход синхроблока соединен с установочным входом второго двоичного счетчика, при этом выход блока формирования и передачи сигнала посредством линии связи соединен с входом приемника, отличающаяся тем, что на приемной стороне введены последовательно соединенные второй компаратор и RS-триггер, а также второй дешифратор, причем выход фильтра нижних частот соединен с входом порогового устройства, выход которого соединен с входами первого и второго компараторов, тактовый вход последнего соединен со вторым выходом формирователя импульсов, первый выход которого соединен со вторым входом RS-триггера, выход которого соединен со счетным входом второго двоичного счетчика, выход которого через второй дешифратор соединен с управляющим входом первого дешифратора.

Описание изобретения к патенту

Изобретение относится к электро- и радиосвязи и может использоваться в проводных, радио-, радиорелейных и метеорных линиях связи.

Известна система связи, содержащая на передающей стороне кодирующий блок, синхронизатор, временный манипулятор, передатчик и синхроблок, а на приемной стороне - приемник, согласованный фильтр, компаратор, первое и второе запоминающие устройства, дешифратор, устройство хранения и выборки сигнала, синхроблок, формирователь импульсов, двоичный счетчик и линию связи [1]. Здесь двоичные символы, поступающие от К источников информации, можно рассматривать как сообщение из К двоичных символов в параллельном виде одного источника.

Однако такая система связи не может быть использована в стартстопном режиме.

Наиболее близкой по технической сущности к предлагаемой является стартстопная система связи, приведенная в [2], второй вариант, стр.10, принятая за прототип.

Схема системы связи-прототипа приведена на фиг.1, где обозначено:

на передающей стороне

1 - датчик;

2 - первое пороговое устройство (ПУ);

3 - первое запоминающее устройство (ЗУ);

(4-I)÷(4-K) - мультиплексоры;

5 - двоичный сумматор;

6 - вычитающий счетчик (ВС);

7 - передатчик;

8 - триггер;

9 - первый двоичный счетчик (ДС);

10 - элемент "НЕ";

11 - схема "ИЛИ";

12 - генератор сеток импульсов (ГСИ);

на приемной стороне

13 - приемник;

14 - амплитудный детектор (АД);

15 - фильтр нижних частот (ФНЧ);

16 - компаратор;

17 - второе запоминающее устройство (ЗУ);

18 - сдвиговый регистр;

19 - дешифратор;

20 - ключ;

21 - синхроблок;

22 - формирователь импульсов (ФИ);

23 - формирователь пачек импульсов (ФПИ);

24, 25 - второй и третий двоичные счетчики (ДС);

26 - накопитель;

27 - второе пороговое устройство (ПУ);

28 - устройство выборки и хранения сигнала (УВХ);

29 - линия связи.

Система-прототип содержит на передающей стороне блок формирования и передачи сигнала, состоящий из последовательно соединенных датчика 1, первого ПУ 2 и первого ЗУ, 3k выходов (шин) которого через соответствующий мультиплексор (4-I)÷(4-К) подключены к входам двоичного сумматора 5 соответственно. Выходы двоичного сумматора 5 шиной соединены с информационными входами ВС 6, выход которого соединен с входом передатчика 7, выход которого является выходом блока формирования и передачи сигнала. Кроме того, последовательно соединенные триггер 8, первый ДС 9, элемент "НЕ" 10 и схема "ИЛИ" 11, выход которой соединен с входом разрешения записи кода ВС 6. А также ГСИ 12, первый выход которого соединен со счетным входом ВС 6, второй выход - со вторым входом схемы «ИЛИ» 11 и счетным входом первого ДС 9. При этом выход ПУ 2 соединен с входом ГСИ 12 и первым входом триггера 8, второй вход которого подсоединен к выходу первого ДС 9. Выход триггера 8 соединен со вторым входом элемента "НЕ" 10.

На приемной стороне - последовательно соединенные приемник 13, АД 14, ФНЧ 15, компаратор 16 и второе ЗУ 7, выход которого шиной через СР 8 соединен с km входами дешифратора 19, km выходов которого являются выходами устройства. Кроме того, последовательно соединенные ключ 20, синхроблок 21, ФИ 12 и ФПЧ 23, выход которого соединен с тактовым входом СР 8, последовательно соединенные третий ДС 25, накопитель 26 и второе ПУ 27, выход которого соединен со вторым входом дешифратора 19. А также УВХ 28 и второй ДС 24, установочные входы которых соединены между собой, с первым выходом ФИ 22, счетным входом третьего ДС 25 и стробирующими входами СР 8 и накопителя 26. При этом выход ФНЧ 15 соединен с входом ключа 20, управляющий вход которого подсоединен к третьему выходу ФИ 22, второй выход которого соединен с тактовым входом компаратора 16 и счетным входом второго ДС 24, выходы которого шиной соединены с информационными входами второго ЗУ 17. Выход УВХ 28 соединен со вторым входом компаратора 16 и сигнальным входом накопителя 26. Выход компаратора 16 соединен с управляющим входом УВХ 28, сигнальный вход которого соединен с выходом ФНЧ 15.

Стартстопная система связи - прототип работает следующим образом. На передающей стороне в начальный момент времени (t=0) на выходе триггера 8 действует сигнал логического "0", а на выходе ВС 6 - логической "1" и передатчик не работает. В случайный момент времени на выходе датчика 1 (сейсмического, акустического и т.д.) создается сигнал определенного уровня. При превышении им определенного порога в блоке 2 в момент времени t₁ формируется короткий импульс (фиг.2а), который осуществляет запись km-разрядного двоичного числа (k1, m1, например, номера датчика) в ЗУ 3, запускает генератор сеток импульсов ГСИ 12, на первом выходе которого формируются короткие импульсы с периодом следования (фиг.2б), а на втором выходе с задержкой на 3 - с периодом Т=(2^K+2) (фиг.2в), и переводит триггер 8 в состояние "1". Последнее приводит к обнулению счетчика 9, в результате чего с S выходов его разрядов (где S - число, большее на единицу значения log ₂(m+1)) сигналы логического "0" по шинам поступают на управляющие входы мультиплексоров (4-1)÷(4-К) с (m+1) информационными входами, на первые из которых (на фиг.1 не показаны) всегда подается сигнал логического "0". Общее число km выходов ЗУ 3, на которых действуют символы сообщения, разбивается на k групп по m символов в каждой группе (шине), так что ко вторым входам всех мультиплексоров 4 по одному подключаются (1-К)-тые выходы ЗУ 3, к третьим - (К+1)+2К-тые выходы, ... k(m+1)-вым входам - {[(m-1)k+1]÷km}-ные выходы. Таким образом, в момент времени t₁ на выходе всех блоков 4 действуют сигналы логического "0" (поступающие с их первых входов). Двоичный сумматор 5 имеет две группы по k входов. На k входов второй группы (на фиг.1 они не показаны) всегда подается двоичное число, равное в десятичной форме двум, поэтому в тот же момент времени на одном из его (К+1) выходов, соответствующем второму младшему разряду двоичного числа, действует сигнал логической "1", По перепаду выходного напряжения схемы "ИЛИ" 11 при t-t ₁ это число записывается в ВС 6, на его выходе сохраняется прежний уровень "1" и открывается счетный вход, на который поступают импульсы с первого выхода ГСИ 12 (фиг.2б). Второй из них передним фронтом произведет обнуление счетчика 6 и на его выходе установится уровень логического "0" до момента поступления третьего импульса (фиг.2 г). При этом откроется передатчик и на его выходе сформируется синхросигнал - радиоимпульс длительности с определенной несущей частотой. В момент действия заднего фронта первого импульса на втором выходе ГСИ 12 (фиг.2в) младший разряд счетчика 9 устанавливается в единичное состояние и на выходы блоков 4 поступят логические сигналы, действующие на их вторых входах, поступающие по шинам с выходов блока 3. В сумматоре 5 это двоичное число в параллельном виде увеличится на два и затем запишется выходным импульсом блока 11 в счетчик 6. Момент появления нулевого сигнала на выходе последнего (и сигнала на выходе передатчика) зависит от значения двоичного числа, действующего на вторых входах блоков 4. Если оно в десятичной форме равно q (0q(2 ^K-1)), то он появится через интервал времени (2+q) относительно первого импульса фиг.2в (на фиг.2 г - 3; k=2).

Аналогичным образом осуществляется передача остальных k-разрядных двоичных чисел. При поступлении последнего (m+1)-го импульса со второго выхода ГСИ 12 на счетный вход блока 9 на его выходе формируется сигнал, который возвращает триггер 6 в исходное состояние и на выходе ВС 6 будет действовать сигнал логической "1". Следующий сигнал на выходе датчика 1 может появиться только через интервал времени, больший или равный 2m(2+2^K).

На приемной стороне принимаемый сигнал после фильтрации в приемнике 13, амплитудного детектирования в блоке 14 и фильтрации в ФНЧ 15 поступает на вход компаратора 16 через открытый в исходном состоянии ключ 20 на вход синхроблока 21 и на сигнальный вход УВХ 28. В синхроблоке 21, представляющем собой оптимальный измеритель временного положения сигнала (рис.7.2, [3]), при отсутствии помех формируется короткий импульс, соответствующий моменту действия максимума принимаемого отфильтрованного синхросигнала (фиг.2д). В ФИ 22 по нему создаются две сетки импульсов - на первом выходе с периодом Т (как на фиг.2в), на втором - с периодом (фиг.2е), а на третьем выходе формируется импульс длительности m(2^K+2), размыкающий на это время ключ 20. При этом в блоке 23 формируются пачки коротких импульсов (фиг.2ж). Выходной импульс синхроблока 21 производит обнуление счетчика 25 и накопителя 26, а первый импульс с первого выхода ФИ 22 (задним фронтом) - блоков 24 и 28. В момент действия переднего фронта первого из импульсов на втором выходе ФИ 22 входной сигнал компаратора сравнивается по уровню с сигналом, поступающим на второй его сигнальный вход с УВХ 28 (в данном случае нулевым). Если он оказывается больше последнего, то на выходе компаратора 16 формируется перепад напряжения, который открывает вход УВХ 28 и позволяет в нем запомнить уровень выходного сигнала ФНЧ 15. Указанная процедура повторяется 2 ^K раз. В результате к моменту прихода второго импульса с первого выхода ФИ 22 в УВХ 28 оказывается записанным уровень наибольшего из выходных сигналов ФНЧ 15 в течение времени Т-2. Двоичный k-разрядный счетчик 24 предназначен для подсчета числа импульсов, поступающих на него со второго выхода ФИ 22. Каждый раз, когда на выходе компаратора 16 появляется перепад напряжения, показания разрядов его считываются в ЗУ 17. Это позволяет зафиксировать в нем номер временной позиции наибольшего из выходных сигналов ФНЧ 15 на интервале времени Т-2.

В момент действия переднего фронта второго импульса (фиг.2в) число, записанное в ЗУ 17, записывается в СР 18 и затем сдвигается на k разрядов выходными импульсами ФИ 23 (фиг.2ж). Аналогичным образом осуществляется обработка выходного сигнала ФНЧ 15 на других интервалах времени длительности Т-2. В результате этого в момент прихода последнего (m+1)-го импульса с первого выхода ФИ 22 в СР 18 оказывается информация о временных положениях максимальных уровней выходного сигнала ФНЧ 15.

Дешифратор 19 однозначным образом преобразует входное двоичное число, в результате чего двоичное число в параллельном виде на его выходах при отсутствии помех в линии связи совпадает с выходными символами ЗУ 3. Блок 26 предназначен для суммирования выходных сигналов УВХ 28 в моменты действия передних фронтов импульсов фиг.2в, а счетчик 25 для их подсчета.

Последний (m+1)-вый импульс производит его обнуление.

В этот момент времени выходной сигнал накопителя считывается на вход ПУ 27 с определенным порогом, и, если он превышает порог, то на выходе блока 27 формируется импульс, который считывает информацию дешифратора 19 на его выходы.

Все блоки, входящие в это устройство, являются известными. Формирователи пачек импульсов, например, могут быть получены с помощью схем с контурами ударного возбуждения (см. книгу Л.М.Гольденберга "Импульсные и цифровые устройства", М., Связь, 1973, с.224). Блоки 16, 17, 24 и 28 использовались в [1].

Недостатком системы-прототипа является большая вероятность ложных срабатываний.

Для устранения указанного недостатка в стартстопную систему связи, содержащую на передающей стороне блок формирования и передачи сигнала, а на приемной - последовательно соединенные приемник, амплитудный детектор и фильтр нижних частот, последовательно соединенные первый компаратор и запоминающее устройство, выходы которого шиной через сдвиговый регистр соединены с km входами первого дешифратора, km выходов которого являются выходами устройства, последовательно соединенные ключ, синхроблок, формирователь импульсов и формирователь пачек импульсов, выход которого соединен с тактовым входом сдвигового регистра, а также первый и второй двоичные счетчики, устройство выборки и хранения сигнала и пороговое устройство, при этом выход фильтра нижних частот соединен с входом ключа, управляющий вход которого соединен с третьим выходом формирователя импульсов, второй выход которого соединен с тактовым входом первого компаратора и счетным входом первого двоичного счетчика, установочный вход которого соединен с первым выходом формирователя импульсов, стробирующим входом сдвигового регистра и установочным входом устройства выборки и хранения сигнала, сигнальный вход которого соединен с сигнальным входом первого компаратора, второй вход которого соединен с выходом устройства выборки и хранения сигнала, управляющий вход которого подсоединен к выходу первого компаратора, кроме того, выходы первого двоичного счетчика шиной соединены с информационными входами запоминающего устройства, причем выход синхроблока соединен с установочным входом второго двоичного счетчика, при этом выход блока формирования и передачи сигнала посредством линии связи соединен с входом приемника, согласно изобретению, на приемной стороне введены последовательно соединенные второй компаратор и RS-триггер, а также второй дешифратор, причем выход фильтра нижних частот соединен с входами первого и второго компараторов, тактовый вход последнего соединен со вторым выходом формирователя импульсов, первый выход которого соединен со вторым входом RS-триггера, выход которого соединен со счетным входом второго двоичного счетчика, выход которого через второй дешифратор соединен с управляющим входом первого дешифратора.

Изобретение направлено на снижение вероятности ложных срабатываний.

Функциональная схема предлагаемой стартстопной системы связи представлена на фиг.3, где обозначено:

на передающей стороне

1 - блок формирования и передачи сигнала;

на приемной стороне

2 - приемник;

3 - амплитудный детектор (АД);

4 - фильтр нижних частот (ФНЧ);

5 - пороговое устройство (ПУ);

6, 15 - первый и второй компараторы;

7 - запоминающее устройство;

8 - сдвиговый регистр;

9, 18 - первый и второй дешифраторы;

10 - ключ;

11 - синхроблок;

12 - формирователь импульсов;

13 - формирователь пачек импульсов;

14, 17 - первый и второй двоичные счетчики;

16 - RS - триггер;

19 - устройство выборки и хранения сигнала (УВХ);

20 - линия связи.

Предлагаемая стартстопная система связи содержит на передающей стороне блок формирования и передачи сигнала 1, а на приемной стороне - последовательно соединенные приемник 2, АД 3, ФНЧ 4, ПУ 5, первый компаратор 6 и ЗУ 7, выходы которого шиной через сдвиговый регистр 8 соединен с km входами первого дешифратора 9, km выходов которого являются выходами устройства. Кроме того, последовательно соединенные ключ 10, синхроблок 11, ФИ 12 и ФПИ 13, выход которого соединен с тактовым входом сдвигового регистра 8, последовательно соединенные второй компаратор 15, RS-триггер 16, второй ДС 17 и второй дешифратор 18, выход которого соединен с управляющим входом первого дешифратора 9, а также УВХ 19 и первый ДС 14, установочные входы которых соединены между собой, со вторым входом RS-триггера 16, стробирующим входом сдвигового регистра 8 и первым выходом ФИ 12, второй выход которого соединен с тактовыми входами первого 6 и второго 15 компараторов и счетным входом первого ДС 14, выходы которого шиной соединены с информационными входами ЗУ 7. При этом выход ПУ 5 соединен с сигнальными входами второго компаратора 15 и УВХ 19, управляющий вход которого соединен с выходом первого компаратора, второй вход которого подсоединен к выходу УВХ 19. Выход ФНЧ 4 соединен с входом ключа 10, управляющий вход которого подсоединен к третьему выходу ФИ 12. Выход синхроблока 11 соединен с установочным входом второго ДС 17. Причем передающая и приемная стороны соединены посредством линии связи 20.

Стартстопная система связи работает следующим образом.

На передающей стороне блок формирования и передачи сигнала 1 работает точно так же, что и аналогичный блок системы-прототипа. На приемной стороне принимаемый сигнал после фильтрации в приемнике 2, амплитудного детектирования в АД 3, фильтрации в ФНЧ 4 и прохождения через ПУ 5 с определенным порогом V поступает на вход компаратора 6, через открытый в исходном состоянии ключ 10 на вход синхроблока 11 и на сигнальный вход УВХ 19. В синхроблоке 11, представляющем собой оптимальный измеритель временного положения сигнала, при отсутствии помех формируется короткий импульс, соответствующий моменту действия максимума отфильтрованного синхросигнала (фиг.2д). В ФИ 2 по нему создаются две сетки импульсов - на первом выходе с периодом Т (как на фиг.2в), на втором - с периодом (фиг.2е), а на третьем выходе формируется импульс длительности m·(2^K+2)·, размыкающий на это время ключ 10. При этом в блоке 13 формируются пачки коротких импульсов (фиг.2ж). Выходной импульс синхроблока производит обнуление ДС 17, а первый импульс с первого выхода ФИ 12 (задним фронтом) - блоков 14, 16, 18 и 19. В момент действия переднего фронта первого из импульсов на втором выходе ФИ 12 выходной сигнал компаратора 6 сравнивается по уровню с сигналом, поступающим на второй его сигнальный вход с УВХ 19 (в данном случае нулевым). Если он окажется больше последнего, то на выходе компаратора 6 формируется перепад напряжения, который открывает вход УВХ 19 и позволяет в нем запомнить уровень выходного сигнала ПУ 5. Указанная процедура повторяется 2^к раз. В результате к моменту прихода второго импульса с первого выхода ФМ 12 в УВХ 19 оказывается записанным уровень наибольшего из выходных сигналов ПУ 5 в течение времени Т-2. Двоичный k-разрядный счетчик 14 предназначен для подсчета числа импульсов, поступающих на него со второго выхода ФИ 12. Каждый раз, когда на выходе компаратора 6 появляется перепад напряжения, показания k разрядов его считываются в ЗУ 7. Это позволяет зафиксировать в нем номер временной позиции наибольшего из выходных сигналов ПУ 5 на интервале времени Т-2.

В момент действия переднего фронта второго импульса (фиг.2в) число, записанное в ЗУ 7, записывается в СР 8 и затем сдвигается на k разрядов выходными импульсами ФПИ 13 (фиг.2ж). Аналогичным образом осуществляется обработка выходного сигнала ПУ 5 на других интервалах времени длительности Т-2. В результате этого в момент прихода последнего (m+1)-ного импульса с первого выхода ФИ 12 в СР 8 оказывается записанной информация о временных положениях максимальных уровней выходного сигнала ПУ 5. Дешифратор 9 однозначным образом преобразует входное двоичное число, в результате чего двоичное число в параллельном виде на его выходах при отсутствии помех в линии связи совпадает с информационным сообщением, сформулированным на передающей стороне.

Во втором компараторе 15 в моменты действия импульсов, поступающих со второго выхода ФИ 12, производится сравнение уровней выходного сигнала блока 5 с нулевым уровнем. При превышении последнего хотя бы один раз RS - триггер 16 переходит в единичное состояние. При его обнулении вторым импульсом с первого выхода ФИ 12 на выходе блока 16 создается отрицательный перепад напряжения, который увеличивает число, записанное в счетчике 17, на единицу. Если после последнего выходного импульса блока 12 число в счетчике в десятичной форме оказывается равным m, то в дешифраторе 18 формируется импульс, который считывает информацию дешифратора 9 на его выходе. Измеряя порог v второго порогового устройства, можно получить значение вероятности ложного обнаружения 10 ^-13-10^-20.

Таким образом, применение предлагаемой стартстопной системы связи позволяет уменьшить вероятность ложных срабатываний.

Все блоки, входящие в это устройство, являются известными. Формирователи пачек импульсов, например, могут быть получены с помощью схем с контурами ударного возбуждения (см., например, книгу Л.М.Гольденберга "Импульсные и цифровые устройства", М., Связь, 1973, с.224). Блоки 7, 6, 14, 19 использовались в [1].

Источники информации

1. Патент РФ №2103827, Н 04 J 11/00, Н 04 J 11/00.

2. В.И.Николаев, Г.Б.Волобуев, В.И.Дедовских. "О помехоустойчивости m-ичных сигналов при стартстопной передаче сообщений", Телекоммуникации, №1, 2001, с.38-41. (ООО "Наука и технологии", Москва, 2001).

3. Ю.С.Лезин. "Введение в теорию и технику радиотехнических систем". - М.: Радио и связь, 1986.