ранговый селектор

Формула изобретения

Ранговый селектор, содержащий булевый инвертор, n (n2) замыкающих и n размыкающих ключей и 2п устройств выборки/хранения, отличающийся тем, что в него введены логические ячейки, каждая из которых содержит элемент MIN, подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент МАХ, подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и второму выходу, выход и вход i-го размыкающего ключа соединены соответственно с объединенными выходом i-го замыкающего ключа, информационным входом i-го устройства выборки/хранения и объединенными i-ым выходом рангового селектора, выходом (n+i)-го устройства выборки/хранения, подсоединенного входом записи к выходу булевого инвертора, вход которого соединен с входом записи i-го устройства выборки/хранения и вторым настроечным входом рангового селектора, подсоединенного первым настроечным и i-ым информационным входами соответственно к управляющему входу всех ключей и входу i-го замыкающего ключа, все логические ячейки сгруппированы в две группы так, что первая и вторая группы содержат соответственно g и k логических ячеек, первый и второй входы b-ой логической ячейки первой группы соединены соответственно с выходами (2b-1)-го и (2b)-го устройств выборки/хранения, первый и второй выходы с-ой логической ячейки второй группы подключены соответственно к информационным входам (n+2с)-го и (n+2с+1)-го устройств выборки/хранения, второй выход b-ой предыдущей и первый выход (b+1)-ой логических ячеек первой группы соединены соответственно с первым и вторым входами b-ой логической ячейки второй группы, а первый выход первой логической ячейки первой группы подключен к информационному входу (n+1)-го устройства выборки/хранения, кроме того, при четном n k=0,5n-1 и второй выход g-ой (g=0,5n) логической ячейки первой группы соединен с информационным входом (2n)-го устройства выборки/хранения, а при нечетном n первый и второй входы k-ой (k=0,5(n-1)) логической ячейки второй группы соединены соответственно с вторым выходом g-ой (g=0,5(n-1) логической ячейки первой группы и выходом n-го устройства выборки/хранения.

Описание изобретения к патенту

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, фиг.1 в описании изобретения к патенту РФ 2192044, кл. G 06 G 7/52, 2002 г.), которые выполняют селекцию (выбор) из n(n2) аналоговых сигналов х₁,...,х_n сигнала х ^(r) любого ранга

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относится сложная настройка, обусловленная тем, что для ее реализации необходимо nV+V-1 управляющих сигналов, где m=0,5(n+1) (m=0,5n)при нечетном (четном) n.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G 06 G 7/25, 2001 г.), который содержит n замыкающих и n размыкающих ключей, 2n устройств выборки/хранения, булевый инвертор и может быть использован для выполнения селекции из n(n2) аналоговых сигналов сигнала любого ранга r{1,...,n}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для ее реализации необходимо два управляющих сигнала и два опорных напряжения.

Техническим результатом изобретения является упрощение настройки за счет обеспечения ее реализации с помощью двух управляющих сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем булевый инвертор, n(n2) замыкающих и n размыкающих ключей и 2n устройств выборки/хранения, особенность заключается в том, что в него введены логические ячейки, каждая из которых содержит элемент «MIN», подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент «МАХ», подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и второму выходу, выход и вход i-го размыкающего ключа соединены соответственно с объединенными выходом i-го замыкающего ключа, информационным входом i-го устройства выборки/хранения и объединенными i-ым выходом рангового селектора, выходом (n+i)-го устройства выборки/хранения, подсоединенного входом записи к выходу булевого инвертора, вход которого соединен с входом записи i-го устройства выборки/хранения и вторым настроечным входом рангового селектора, подсоединенного первым настроечным и i-ым информационным входами соответственно к управляющему входу всех ключей и входу i-го замыкающего ключа, все логические ячейки сгруппированы в две группы так, что первая и вторая группы содержат соответственно g и k логических ячеек, первый и второй входы b-й логической ячейки первой группы соединены соответственно с выходами (2b-1)-го и (2b)-го устройств выборки/хранения, первый и второй выходы с-й логической ячейки второй группы подключены соответственно к информационным входам (n+2с)-го и (n+2с +1)-го устройств выборки/хранения, второй выход b-й предыдущей и первый выход (b+1)-й логических ячеек первой группы соединены соответственно с первым и вторым входами b-й логической ячейки второй группы, а первый выход первой логической ячейки первой группы подключен к информационному входу (n+1)-го устройства выборки/хранения, кроме того при четном n k=0,5n-1 и второй выход g-й (g=0,5n) логической ячейки первой группы соединен с информационным входом (2n)-го устройства выборки/хранения, а при нечетном n первый и второй входы k-й (k=0,5(n-1)) логической ячейки второй группы соединены соответственно с вторым выходом g-й (g=0,5(n-1)) логической ячейки первой группы и выходом n-го устройства выборки/хранения.

На фиг.1 и 2 представлены схемы предлагаемого рангового селектора, например при n=5 и n=4 соответственно; на фиг.3 приведены временные диаграммы сигналов настройки.

Ранговый селектор содержит замыкающие и размыкающие ключи 1₁,...,1 _n и 2₁,...,2_n; устройства выборки/хранения 3₁,...,3_n+n; логические ячейки 4₁₁ ,...,4_g1, 4₁₂,...4_k2, где g=k=0,5(n-1) либо g=0,5n, k=0,5n-1 при нечетном либо четном n(n>2) соответственно; булевый инвертор 5. Каждая логическая ячейка содержит элемент «MIN» 6, подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент «МАХ» 7, подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и второму выходу. Выход и вход ключа соединены соответственно с объединенными выходом ключа 1 _i, информационным входом устройства 3_i и объединенными i-ым выходом рангового селектора, выходом устройства 3_n+i , подсоединенного входом записи к выходу инвертора 5, вход которого соединен с входом записи устройства 3_i и вторым настроечным входом рангового селектора, подсоединенного первым настроечным и i-ым информационным входами соответственно к управляющему входу всех ключей и входу ключа 1_i, первый и второй входы ячейки соединены соответственно с выходами устройств 3_2b-1 и 3_2b,, первый и второй выходы ячейки 4_c2 подключены соответственно к информационным входам устройств 3_n+2с и 3_n+2с+1, второй выход b-й предыдущей ячейки первой группы и первый выход ячейки 4 _(b+1)1 соединены соответственно с первым и вторым входами ячейки 4_b2, а первый выход ячейки 4₁₁ подключен к информационному входу устройства 3_n+1, кроме того при четном n второй выход ячейки 4_g1 соединен с информационным входом устройства 3_n+n, а при нечетном n первый и второй входы ячейки 4_k2 соединены соответственно с вторым выходом ячейки 4_g1 и выходом устройства 3 _n.

Работа предлагаемого рангового селектора осуществляется следующим образом. На его первый,..., n-й (n2) информационные и первый, второй настроечные входы подаются соответственно аналоговые сигналы (напряжения) х₁,...,x_n и управляющие двоичные сигналы у₁,у₂ {0,1} (фиг.3). При у₁=1 либо у₁=0 ключ соответственно замкнут либо разомкнут, а ключ 2_i соответственно разомкнут либо замкнут. При у₂=1(у ₂=0) устройства 3_i и 3_n+i работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 6 и 7 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Тогда напряжения на первом, произвольном четном и произвольном нечетном (кроме первого) выходах предлагаемого селектора будут определяться соответственно рекуррентными выражениями

Z _1j=Z_1(j-1)Z_2(j-1),

Z _j =(Z_(-1)(j-1) Z _(j-1) Z_(+1)(j-1) Z_(+2)(j-1) )и

Z_gj=Z_(g-2)(j-1)Z _(g-1)(j-1)Z _g(j-1)Z_(j-1)Z_(g+1)(j-1),

где символами и · обозначены операции max и min; - есть номер момента времени t_j (фиг.3), здесь =0,5n(=0,5(n+1)) при четном (нечетном) n; Z_i0=х_i. В представленной ниже таблице приведены полученные согласно указанных рекуррентных выражений соотношения, определяющие сигналы на первом,...,n-ом выходах предлагаемого селектора при n=5.

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для Z_i :

где x_si...x _sn {x ₁...x_n}; - есть количество неповторяющихся БЛ-конъюнкций x_si ,...х_sn, определяемое как число сочетаний из n по n+1-i. При i=r выражение (1) совпадает с видом поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм поиска (селекции) элемента x^(r) заданного ранга r{1,...,n} в множестве {x₁,...,x_n} (x⁽¹⁾ ...х ⁽ⁿ⁾; {x⁽¹⁾}U...U{x⁽ⁿ⁾}={x ₁,...,x_n}). Таким образом, предлагаемый селектор будет воспроизводить операцию Z_r ,=x^(r) селекции из n аналоговых сигналов х ₁,...,х_n сигнала х^(r) любого ранга r{1,...,n}.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более простой по сравнению с прототипом настройкой, так как обеспечивает селекцию из n(n2) аналоговых сигналов сигнала любого ранга r{1,...,n} с помощью двух управляющих сигналов.