способ обеспечения надежности интегральных схем в процессе серийного производства

Формула изобретения

Способ обеспечения надежности интегральных схем в процессе серийного производства, в соответствии с которым на партиях схем проводится электротермотренировка (ЭТТ) и 100%-ный контроль электрических параметров, отличающийся тем, что при проценте забракования схем не более 0,4 и из них не менее 90% параметрических отказов ЭТТ заменяют на термотренировку, при этом длительность термотренировки равна длительности ЭТТ, а температура тренировки повышается на величину T=P·R_T, где Р - мощность рассеяния схемы при ЭТТ; R_T - тепловое сопротивление кристалл - среда.

Описание изобретения к патенту

Изобретение относится к микроэлектронике, в частности к серийному производству интегральных схем (ИС).

Известно, что надежность любого изделия, в том числе ИС, закладывается при конструировании, обеспечивается технологическим процессом при изготовлении и сохраняется в процессе эксплуатации [1]. Известен способ обеспечения надежности ИС в процессе серийного производства [2] путем введения в состав технологического процесса отбраковочных испытаний, в состав которых входит электротермотренировка (ЭТТ), т.е. испытания на принудительный отказ.

Недостатком способа является то, что ЭТТ является дорогостоящей операцией, требующей разработки и изготовления специальных стендов, конструкция которых зависит от типа схем, трудоемкой с точки зрения загрузки схем в электронные платы, контроля контактирования каждой схемы и постоянство в технологии изготовления ИС как на этапе освоения, так и при длительном серийном выпуске.

Наиболее близким аналогом является способ испытания стабильности ИС [3], по которому вместо длительной электротермотренировки замеряют на тестовой структуре, находящейся на пластине с кристаллами схем, пробивное напряжение, затем проводят выдержку при температуре, большей 50°С, в течение фиксированного времени в режиме электрического включения тестовой структуры. Затем осуществляют повторный замер пробивного напряжения и по разности измеренных пробивных напряжений судят о стабильности ИС.

Недостатком способа является: трудоемкость проведения электрических испытаний одной тестовой структуры на пластине и отсутствие учета внесения дефектов при последующей резке пластины на кристаллы и сборке кристаллов в корпус. Не учитывается также процент выхода годных кристаллов на пластине, когда проверяются многозондовой установкой электрические параметры каждой схемы на кристалле.

Изобретение направлено на устранение указанных недостатков, а именно на разработку способа обеспечения надежности ИС в процессе серийного производства вместо дорогостоящей ЭТТ, но с эффективностью не хуже термотренировки, т.е. использование только температурных воздействий на схемы, исключая воздействие электрическим режимом. При этом исключается использование стендов ЭТТ с электронными платами, на которые устанавливались ИС и подавался электрический режим. Термотренировка требует только камер тепла, а загрузка в них ИС осуществляется на межоперационной технологической таре.

Способ реализуется следующим образом.

После проведения ЭТТ все схемы партии проходят проверку электрических параметров при комнатной температуре. Проводится оценка результатов контроля каждой партии схем по следующим показателям:

- процент забракованных схем;

- процент параметрических отказов от всех забракованных схем;

Когда результаты контроля партий ИС, прошедших ЭТТ, показывают, что процент забракования составляет десятые доли процента (т.е. менее 0,4%), а в числе отказавших схем не менее 90% параметрических отказов, то вместо ЭТТ проводится термотренировка, время которой равно времени ЭТТ, а температура тренировки увеличивается по сравнению с температурой ЭТТ на величину T, равную произведению мощности Р, рассеиваемой схемой при ЭТТ, на тепловое сопротивление кристалл - среда R_Т , т.е. температура тренировки равна:

Т_ТТ=Т _ЭТТ× Т=Т_ЭТТ+Р×R_Т

Например, когда при электротермотренировке 30 партий ИС типа КР1005 ВИ1 в течение 72 ч при температуре 55°С процент отказов достиг 0,3, при этом практически отсутствовали катастрофические отказы, т.е. все отказы были по электрическим параметрам (параметрические отказы), то проведенная на 8000 схемах термотренировка в течение 72 ч при температуре 70°С дала идентичные результаты, т.е. не хуже чем при воздействии ЭТТ.

Источники информации

1. Горлов М.И., Королев С.Ю. Физические основы надежности интегральных микросхем. Воронеж, из-во ВГУ, 1995. - 200 с.

2. ГОСТ 18725 - 83. Микросхемы интегральные. Общие технические условия.

3. Авторское свидетельство СССР №1647478, G 01 R 31/28, 1991.