источник опорного тока

Формула изобретения

1. Источник опорного тока, содержащий первое (1) и второе (2) токовые зеркала, имеющие соответственно входы (3), (4) и выходы (5), (6), а также первый токостабилизирующий двухполюсник (7), причем выход (8) источника опорного тока подключен к выходу (5) первого токового зеркала (1), а вход (4) второго токового зеркала (2) связан с первым токостабилизирующим двухполюсником (7), отличающийся тем, что выход (8) источника опорного тока связан со входом (9) дополнительного транзисторного каскада (10), имеющего эмиттерный (11) и коллекторный (12) выходы, причем эмиттерный выход (11) подключен к выходу (6) второго токового зеркала (2), а коллекторный выход (12) соединен со входом (3) первого токового зеркала (1).

2. Источник по п.1, отличающийся тем, что дополнительный транзисторный каскад (10) содержит биполярный р-n-р транзистор (13), эмиттер которого соединен с эмиттерным выходом (11) дополнительного транзисторного каскада (10) и первым вспомогательным токостабилизирующим двухполюсником (14), коллектор - является коллекторным выходом дополнительного транзисторного каскада (10), а база соединена со входом (9) дополнительного транзисторного каскада (10).

3. Источник по п.1, отличающийся тем, что дополнительный транзисторный каскад (10) выполнен на n-р-n транзисторе (15), эмиттер которого соединен с эмиттерным выходом (11), а коллектор связан со вторым вспомогательным токостабилизирующим двухполюсником (16) и через цепь смещения статического уровня (17) соединен с коллекторным выходом (12) дополнительного транзисторного каскада (10).

4. Источник по п.1, отличающийся тем, что дополнительный транзисторный каскад (10) содержит n-р-n транзистор (18), эмиттер которого соединен с эмиттерным выходом (11) дополнительного транзисторного каскада (10), а коллектор связан с эмиттером р-n-р транзистора (19) и третьим вспомогательным токостабилизирующим двухполюсником (20), причем коллектор р-n-р транзистора является коллекторным выходом дополнительного транзисторного каскада (10), база соединена с источником опорного напряжения (21), а база n-р-n транзистора (18) соединена со входом (9) дополнительного транзисторного каскада (10).

5. Источник по п.1, отличающийся тем, что дополнительный транзисторный каскад (10) содержит два р-n-р транзистора (22, 23), базы которых соединены со входом (9) дополнительного транзисторного каскада (10), эмиттеры связаны с эмиттерным выходом (11) дополнительного транзисторного каскада (10) и вспомогательным токовым зеркалом (24), коллектор первого р-n-р транзистора (22) соединен с коллекторным выходом (12) дополнительного транзисторного каскада (10), а коллектор второго р-n-р транзистора (23) связан с шиной источника питания.

6. Источник по п.1, отличающийся тем, что дополнительный транзисторный каскад (10) содержит n-р-n (25) и р-n-р (26) транзисторы, четвертый (27) и пятый 28 вспомогательные токостабилизирующие двухполюсники, причем эмиттер р-n-р транзистора (26) связан с эмиттерным выходом (11) дополнительного транзисторного каскада (10) и пятым вспомогательным токостабилизирующим двухполюсником (28), коллектор является коллекторным выходом (12) дополнительного транзисторного каскада, а база - соединена с эмиттером n-р-n транзистора (25) и четвертым (27) токостабилизирующим двухполюсником, база n-р-n транзистора (26) соединена со входом (9) дополнительного транзисторного каскада (10).

Описание изобретения к патенту

Изобретение относится к области электрорадиотехники и может быть использовано в качестве функциональных узлов различных аналоговых микросхем.

Известны источники опорного тока (ИОТ) на базе токовых зеркал, которые стали основой построения современных аналоговых микросхем (AM) различного назначения [1, 2]. Проблема повышения их выходного сопротивления, которое оказывает существенное влияние на качественные показатели AM, относится к числу одной из актуальных проблем современной аналоговой микросхемотехники.

Ближайшим прототипом (фиг.1) заявляемого устройства является источник опорного тока в структуре дифференциального усилителя [Патент США №6201446], содержащий первое и второе токовые зеркала, причем выход источника опорного тока соединен с выходом первого токового зеркала, выход второго токового зеркала подключен к первому токостабилизирующему двухполюснику и ко входу первого токового зеркала, а его вход связан со вторым токостабилизирующим двухполюсником. Устройство-прототип использовалось также в структурах дифференциального усилителя по патенту Японии JP 2003110379 H 03 f, а также патенту США №5714906.

Существенный недостаток известного устройства состоит в том, что оно имеет сравнительно невысокие значения выходного сопротивления, которое для схем с низковольтным питанием (1-1,5 В) лежит в диапазоне десятков килоом. Этот недостаток связан с физическими ограничениями на работу типовых токовых зеркал при данных условиях.

Основная цель предлагаемого изобретения состоит в повышении выходного сопротивления источника опорного тока на 1-2 порядка.

Поставленная цель достигается тем, что в источнике опорного тока, содержащем первое и второе токовые зеркала, имеющие соответствующие входы и выходы, а также первый токостабилизирующий двухполюсник, причем выход источника опорного тока подключен к выходу первого токового зеркала, а вход второго токового зеркала связан с первым токостабилизирующим двухполюсником, вводятся новые элементы и связи - выход источника опорного тока связан со входом дополнительного транзисторного каскада, имеющего эмиттерный и коллекторный выходы, причем эмиттерный выход подключен к выходу второго токового зеркала, а коллекторный выход соединен со входом первого токового зеркала.

На фиг.2 показана схема заявляемого устройства. На фиг.3, 4, 5, 6, 7 приведены частные варианты построения ИОТ фиг.2, соответствующие пунктам 2-6 формулы изобретения. На фиг.8, 9 приведены схемы ИОТ фиг.3, отличающиеся вариантами построения токовых зеркал 1 и 2. На фиг.10, 11 приведены графики зависимости выходного сопротивления типового токового зеркала на n-р-n (фиг.10) и р-n-р (фиг.11) интегральных биполярных транзисторах в ФГУП "Пульсар" при токах коллектора 1 мА и изменении напряжения U_кэ от 1 до 15 (В). На фиг.12 показана схема исследованного в среде PSpice ИОТ, соответствующего фиг.5. На фиг.13 приведены результаты экспериментального исследования схемы фиг.12 при выходном токе 1 мА и статических значениях источника постоянного напряжения U_v2=3 B и U_v2=4,8 B и прототипа, которые показывают улучшение выходного сопротивления в заявляемой схеме на 1-2 порядка в широком диапазоне частот. На фиг.14 показаны переменные токи и напряжения ИОТ фиг.2.

Предлагаемый источник опорного тока (фиг.2) содержит первое 1 и второе 2 токовые зеркала, имеющие соответственно входы 3, 4 и выходы 5, 6, а также первый токостабилизирующий двухполюсник 7, причем выход 8 источника опорного тока подключен к выходу 5 первого токового зеркала 1, а вход 4 второго токового зеркала 2 связан с первым токостабилизирующим двухполюсником 7. Выход 8 источника опорного тока связан со входом 9 дополнительного транзисторного каскада 10, имеющего эмиттерный 11 и коллекторный 12 выходы, причем эмиттерный выход 11 подключен к выходу 6 второго токового зеркала 2, а коллекторный выход 12 соединен со входом 3 первого токового зеркала 1.

В схеме фиг.3, соответствующей п.2 формулы изобретения, дополнительный транзисторный каскад 10 содержит биполярный р-n-р транзистор 13, эмиттер которого соединен с эмиттерным выходом 11 дополнительного транзисторного каскада 10 и первым вспомогательным токостабилизирующим двухполюсником 14, коллектор является коллекторным выходом дополнительного транзисторного каскада 10, а база соединена со входом 9 дополнительного транзисторного каскада 10.

В схеме фиг.4, соответствующей п.3 формулы изобретения, дополнительный транзисторный каскад 10 выполнен на n-р-n транзисторе 15, эмиттер которого соединен с эмиттерным выходом 11, а коллектор связан со вторым вспомогательным токостабилизирующим двухполюсником 16 и через цепь смещения статического уровня 17 соединен с коллекторным выходом 12 дополнительного транзисторного каскада 10.

В схеме фиг.5, соответствующей п.4 формулы изобретения, дополнительный транзисторный каскад 10 содержит n-р-n транзистор 18, эмиттер которого соединен с эмиттерным выходом 11 дополнительного транзисторного каскада 10, а коллектор связан с эмиттером р-n-р транзистора 19 и третьим вспомогательным токостабилизирующим двухполюсником 20, причем коллектор р-n-р транзистора является коллекторным выходом дополнительного транзисторного каскада 10, база соединена с источником опорного напряжения 21, а база n-р-n транзистора 18 соединена со входом 9 дополнительного транзисторного каскада 10.

В схеме фиг.6, соответствующей п.5 формулы изобретения, дополнительный транзисторный каскад 10 содержит два р-n-р транзистора 22, 23, базы которых соединены со входом 9 дополнительного транзисторного каскада 10, эмиттеры связаны с эмиттерным выходом 11 дополнительного транзисторного каскада 10 и вспомогательным токовым зеркалом 24, коллектор первого р-n-р транзистора 22 соединен с коллекторным выходом 12 дополнительного транзисторного каскада 10, а коллектор второго р-n-р транзистора 23 связан с шиной источника питания.

В схеме фиг.7, соответствующей п.6 формулы изобретения, дополнительный транзисторный каскад 10 содержит n-р-n (25) и р-n-р (26) транзисторы, четвертый 27 и пятый 28 вспомогательные токостабилизирующие двухполюсники, причем эмиттер р-n-р транзистора 26 связан с эмиттерным выходом 11 дополнительного транзисторного каскада 10 и пятым вспомогательным токостабилизирующим двухполюсником 28, коллектор - является коллекторным выходом 12 дополнительного транзисторного каскада, а база - соединена с эмиттером n-р-n транзистора 25 и четвертым 27 токостабилизирующим двухполюсником, база n-р-n транзистора 26 соединена со входом 9 дополнительного транзисторного каскада 10.

На чертеже фиг.8 токовые зеркала 1 и 2 реализованы на элементах 29-37, а в схеме фиг.9 - на элементах 38-47.

Анализ устройства-прототипа.

При типовом построении токового зеркала 1 и 2 (фиг.1) на n-р-n транзисторах и I_э=1÷3 mA (I_э=I _о - статический ток эмиттера выходного транзистора) выходное сопротивление ИОТ фиг.1 лежит в диапазоне нескольких десятков килоом. Причем

где - проводимость коллектор-база выходного транзистора токового зеркала 1 в схеме с общей базой;

₄=10^-3 - коэффициент внутренней обратной связи выходного транзистора токового зеркала 1 в схеме с общей базой;

- сопротивление эмиттерного перехода выходного транзистора токового зеркала 1 в схеме с общей базой;

К_i 1 - коэффициент передачи по току токового зеркала 1.

Поэтому

_Т = 25 мВ - температурный коэффициент.

Небольшие значения R_вых в схеме известного источника опорного тока (фиг.10, фиг.11) отрицательно сказываются на качественных параметрах многих аналоговых устройств, которые строятся с его использованием.

Анализ заявляемого устройства.

Если на выход источника опорного тока подается сигнал u_вх , то напряжение на выходных проводимостях токовых зеркал 1 и 2 у₀ и будет близко к u_вх: . Поэтому приращение напряжений и токов в элементах схемы фиг.13 можно определить с учетом законов Ома и Кирхгофа по следующим формулам:

где i_т3 - приращение выходного тока токового зеркала.

где K_i1 - коэффициент передачи по току токового зеркала 1.

Так как при интегральной технологии и высокой идентичности элементов K_i 1, K_i1 1, выигрыш по выходному сопротивлению заявляемого ИОТ достигает нескольких порядков

Введение новых элементов и связей в соответствии с пп.2-6 формулы изобретения обеспечивает:

- более точное поддержание равенства , т.е. повышенные значения R_вых в широком диапазоне выходных напряжений рабочих токов ИОТ фиг.2;

- работу ИОТ при малых напряжения питания;

- более широкий допустимый диапазон изменения выходных напряжений ИОТ при заданных значениях выходного сопротивления;

- уменьшение влияния нестабильности источников питания на выходной ток ИОТ.

Компьютерное моделирование частных вариантов заявляемого устройства, выполненное в среде PSpice, подтверждает эффективность рассмотренных схемотехнических решений - выходное сопротивление повышается более чем на 1-2 порядка.

Источники информации

1. Патент США №6201446.

2. Патент США №6680605.

3. Патент США №6373329.

4. Патент США №6456163.

5. Патент США №6680651.

6. Патент США №6737849.

7. Патент США №3829789.

8. Патент США №4879524.

9. Патент США №5399914.

10. Патент США №4241315.

11. Патент США №4013973.

12. Патент США №3992676.

13. Патент ФРГ №2311447.