ранговый сортировщик
Классы МПК: | G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин |
Автор(ы): | Андреев Дмитрий Васильевич (RU) |
Патентообладатель(и): | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" (RU) |
Приоритеты: |
подача заявки:
2005-06-07 публикация патента:
27.09.2006 |
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение входной структуры и расширение функциональных возможностей за счет соответственно уменьшения количества информационных входов в n+1 раз и обеспечения совместного выделения n+1 отсортированных аналоговых сигналов. Устройство содержит n реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор. 2 ил., 1 табл.
Формула изобретения
Ранговый сортировщик, содержащий n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, отличающийся тем, что в каждом реляторе первый, второй входы и выход элемента МАХ соединены соответственно с вторым, первым входами элемента MIN и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу элемента MIN, первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход i-го ( ) и первый выход n-го реляторов подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого образованы соответственно информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов.
Описание изобретения к патенту
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.
Известны ранговые сортировщики (см., например, фиг.1 в описании изобретения к патенту РФ 2248041, кл. G 06 G 7/25, 2005 г.), которые выполняют сортировку n+1 аналоговых сигналов по их ранговым признакам.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых сортировщиков, относятся сложная входная структура, поскольку они имеют n+1 информационных входов, и ограниченные функциональные возможности, так как не допускается совместное выделение n+1 отсортированных аналоговых сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый сортировщик (фиг.1 в описании изобретения к патенту РФ 2240598, кл. G 06 G 7/25, 2004 г.), который содержит n реляторов и выполняет сортировку n+1 аналоговых сигналов по их ранговым признакам.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся сложная входная структура, поскольку прототип имеет n+1 информационных входов, и ограниченные функциональные возможности, так как не допускается совместное выделение n+1 отсортированных аналоговых сигналов.
Техническим результатом изобретения является упрощение входной структуры и расширение функциональных возможностей за счет соответственно уменьшения количества информационных входов в n+1 раз и обеспечения совместного выделения n+1 отсортированных аналоговых сигналов.
Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом сортировщике, содержащем n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, в каждом реляторе первый, второй входы и выход элемента «МАХ» соединены соответственно с вторым, первым входами элемента «MIN» и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу элемента «MIN», первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход i-го ( ) и первый выход n-го реляторов подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого образованы соответственно информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов.
На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового сортировщика и временные диаграммы сигналов настройки.
Ранговый сортировщик содержит n реляторов 11, ..., 1n. Каждый релятор содержит замыкающий и размыкающий ключи 21 и 22, первое и второе устройства выборки/хранения 31 и 32, элемент «MIN» 4, элемент "МАХ" 5 и булевый инвертор 6, причем первый, второй входы и выход элемента 5 соединены соответственно с вторым, первым входами элемента 4 и информационным входом устройства 32, подключенного входом записи и выходом соответственно к входу инвертора 6 и информационному входу устройства 3 1, вход записи и выход которого соединены соответственно с выходом инвертора 6 и входом ключа 22, подсоединенного выходом к выходу ключа 21 и второму входу элемента 4, первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход, первый, второй управляющие входы и второй выход которого образованы соответственно входом ключа 21, входом управления ключей 21 , 22, входом записи и выходом устройства 32 . Первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход релятора 1i ( ) и первый выход релятора 1n подключены соответственно к i-му и (n+1)-му выходам рангового сортировщика, информационный вход и первый, второй настроечные входы которого образованы соответственно информационным входом релятора 11 и объединенными первыми, объединенными вторыми управляющими входами реляторов 11, ..., 1n.
Работа предлагаемого рангового сортировщика осуществляется следующим образом.
На его первый, второй настроечные входы подаются соответственно двоичные сигналы y1, y2 {0,1} (фиг.2), причем длительность t высокого уровня сигнала y2 должна удовлетворять условию t> n, где есть длительность задержки, вносимой элементом 4. В течение периода Тj ( ) сигнала y2 на информационный вход рангового сортировщика подается аналоговый сигнал (напряжение) xj>х min, где хmin - опорное напряжение, фиксируемое на опорных входах реляторов 11, ..., 1n . Если y1=1 (y1=0), то ключ 21 замкнут (разомкнут), а ключ 22 разомкнут (замкнут). При y2=1 (y2=0) устройства 32 и 31 работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 4 и 5 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Тогда напряжения на первом и втором выходах релятора 1i ( ) будут определяться рекуррентными выражениями
где символами v и · обозначены соответственно операции max и min; есть номер момента времени tj (фиг.2); Vi0=xmin; W0j=xj. В представленной ниже таблице приведены значения выражений (1) при n=3.
V11=x 1 | V12=x 1 x2 | V 13=x1 x2 x3 | V 14=x1 x2 x3 x4 |
W 11=xmin | W 12=x1x2 | W13=x1 x2 x2x3 | W14=x1x 4 x2x4 x3x4 |
V21=x min | V22=x 1x2 | V 23=x1x2 x1x3 x2x3 | V24=x1x 2 x1x3 x1x4 x2x3 x2x4 x3x4 |
W21=x min | W22=x min | W23=x 1x2x3 | W24=x1x 2x4 x1x3x 4 x2x3x 4 |
V31 =xmin | V 32=xmin | V 33=x1x2x 3 | V24=x 1x2x3 x1x2x 4 x1x2x 4 x2x3x 4 |
W31 =xmin | W 32=xmin | W 33=xmin | W 34=x1x2x 3x4 |
С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение, определяющее сигнал на g-ом ( ) выходе предлагаемого сортировщика при j=n+1:
где xk(n+2-g) ... xk(n+1) {x1,...,xn+1}; есть количество неповторяющихся БЛ-конъюнкций x k(n+2-g)...xk(n+1), определяемое как число сочетаний из n+1 по n+1-g. При g=n+2-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм выделения из множества {х 1,...,хn+1} элемента x(r) заданного ранга r {1,...,n+1} Таким образом, на первом,..., n-ом, (n+1)-ом выходах предлагаемого сортировщика соответственно имеем V1(n+1) =x(n+1), ..., Vn(n+1)=x(2), Wn(n+1)=x(1) отсортированные аналоговые сигналы x(n+1) ... x(2) x(1).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый сортировщик обладает по сравнению с прототипом более простой входной структурой и более широкими функциональными возможностями, так как имеет только один информационный вход и обеспечивает совместное выделение n+1 отсортированных аналоговых сигналов.
Класс G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин
реляторный модуль - патент 2518664 (10.06.2014) | |
аналоговый селектор - патент 2514786 (10.05.2014) | |
аналоговый логический элемент - патент 2514784 (10.05.2014) | |
функциональный формирователь - патент 2497190 (27.10.2013) | |
адресный идентификатор - патент 2491626 (27.08.2013) | |
реляторный модуль - патент 2491625 (27.08.2013) | |
амплитудный фильтр - патент 2491624 (27.08.2013) | |
аналоговый мультиплексор - патент 2490706 (20.08.2013) | |
реляторный модуль - патент 2490705 (20.08.2013) | |
реляторный модуль - патент 2490704 (20.08.2013) |