счетчик импульсов
Классы МПК: | H03K23/40 в которых стробирующие или синхронизирующие сигналы подаются на все разряды, те синхронные счетчики |
Патентообладатель(и): | Власов Борис Михайлович (RU) |
Приоритеты: |
подача заявки:
2005-01-11 публикация патента:
27.09.2006 |
Изобретение относится к цифровой вычислительной технике для использования в процессорах ЭВМ и в устройствах цифровой автоматики. Технический результат заключается в повышении быстродействия и расширении перечня выполняемых операций. Счетчик содержит в каждом разряде RS-триггер (8), семь логических элементов И (1-7), три элемента ИЛИ (9-11), четыре элемента НЕ (12-16) и восемь шин управления (17, 18, 21-25, 27). Устройство выполняет операции счета импульсов на сложение, счета импульсов на вычитание, параллельного парафазного приема кода, инвертирования, сдвига влево, сдвига вправо, логического сложения и логического умножения. Операция счета импульсов выполняется за два временных такта. По первому такту (пауза) формируется потенциал сквозного переноса. Счетный импульс формирует результат и заносит его в триггеры (8). Особенностью счетчика является формирование потенциала переноса до прихода счетного импульса и искусственное управление переносом в момент переключения RS-триггера (8) за счет подачи счетного импульса в цепь формирования переноса при его переключении в «нуль» и за счет запрета формирования переноса при переключении его в «единицу». 1 ил.
Формула изобретения
Счетчик импульсов, содержащий в каждом разряде один RS-триггер, первый, второй, третий элементы И, первый, второй, третий элемент НЕ, первую шину счетных импульсов, при этом первый и второй элементы И через первый и второй элементы НЕ соединены, соответственно, с R и S входами RS-триггера, выход третьего элемента И является входом переноса в старший разряд, отличающийся тем, что в каждый разряд введены четвертый, пятый, шестой и седьмой элементы И, первый, второй и третий элементы ИЛИ, четвертый и пятый элементы НЕ, вторая шина счетных импульсов, шина управления сдвигом вправо, шина управления приемом кода, шина управления сдвигом влево, шина запрета распространения переноса и информационная шина, при этом выход первого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к единичному выходу RS-триггера, выход второго элемента ИЛИ соединен с первым входом седьмого элемента И, второй вход которого соединен с выходом второго элемента НЕ, выход седьмого элемента И подключен ко второму входу третьего элемента И и к входу четвертого элемента НЕ, третий вход третьего элемента И связан с шиной запрета распространения переноса, а его выход соединен с первым входом первого элемента ИЛИ, второй, третий, и четвертый входы которого соединены с выходами четвертого, пятого и шестого элементов И соответственно, выход первого элемента ИЛИ соединен с первым входом первого элемента И и с входом третьего элемента НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с второй шиной счетных импульсов, второй вход первого элемента И соединен с первой шиной счетных импульсов, вход переноса из младшего разряда подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с шиной разрешения выполнения операций инвертирования и сдвигов кода, выход третьего элемента ИЛИ подключен к третьему входу второго элемента И и к первому входу третьего элемента И, первые входы четвертого, пятого и шестого элементов И соединены с шиной управления сдвигом вправо, шиной управления приемом кода и шиной управления сдвигом влево соответственно, второй вход четвертого элемента И соединен с выходом четвертого элемента HE i+1-го разряда, второй вход шестого элемента И соединен с выходом четвертого элемента НЕ i-1-го разряда, второй вход пятого элемента И соединен с выходом пятого элемента НЕ, вход которого связан с информационной шиной, кроме того, в первый разряд введена шина управления операцией счета импульсов, подключенная к первому входу третьего элемента ИЛИ.
Описание изобретения к патенту
Изобретение может быть использовано в цифровой вычислительной технике и в устройствах цифровой автоматики.
Известны счетчики импульсов (далее - объект), выполненные на основе логических элементов И, ИЛИ, НЕ, см., например, книгу Букреева И.Н. и др. Микроэлектронные схемы цифровых устройств, 1973 г. «Сов. Радио», стр.143, рис.5.7. Указанные схемные построения объекта имеют следующие недостатки. Формирование сквозного переноса в них начинается после прихода счетного импульса, что определяет время счета одного импульса, равное
n+2Ти
(здесь - время задержки сигнала на элементах И-НЕ, n - число двоичных разрядов, Ти - время переключения RS-триггера). Для построения каждого разряда объекта требуется два RS-триггера, что определяет затраты аппаратных средств, стоимость и потребление электроэнергии.
Наиболее близким аналогом, принятым за прототип, предлагаемому объекту является счетчик, приведенный в книге Шигина А.Г. Цифровые вычислительные машины, М., «Энергия, 1971. Стр.255, рис.10-9. В этом объекте сквозной перенос формируется до прихода счетного импульса, что обеспечивает повышение быстродействия работы. Однако для построения каждого разряда объекта требуется два RS-триггера. Кроме того, все перечисленные выше объекты выполняют только одну операцию счета импульсов. Реализация других операций, таких как вычитание импульсов, сдвиг кода, логического сложения и умножения, вызывает определенные технические трудности и требует существенного увеличения оборудования объекта.
Целью изобретения является расширение перечня выполняемых операций и повышение быстродействия выполнения операций при минимальных затратах аппаратурных средств. Для чего предлагается объект, содержащий в каждом разряде один RS-триггер, первый, второй, третий элементы И, первый, второй, третий элементы НЕ, первую шину счетных импульсов, при этом первый и второй элементы И через первый и второй элементы НЕ соединены соответственно с R- и S-входами RS-триггера, выход третьего элемента И является входом переноса в старший разряд, отличающийся тем, что в каждый разряд введены четвертый, пятый, шестой и седьмой элементы И, первый, второй и третий элементы ИЛИ, четвертый и пятый элементы НЕ, вторая шина счетных импульсов, шина управления сдвигом вправо, шина управления приемом кода, шина управления сдвигом влево и информационная шина, при этом выход первого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к единичному выходу RS-триггера, выход второго элемента ИЛИ соединен с первым входом седьмого элемента И, второй вход которого соединен с выходом второго элемента НЕ, выход седьмого элемента И подключен ко второму входу третьего элемента И и к входу четвертого элемента НЕ, третий вход третьего элемента И связан с шиной запрета распространения переноса, а его выход соединен с первым входом первого элемента ИЛИ, второй, третий, и четвертый входы которого соединены с выходами четвертого, пятого и шестого элементов И соответственно, выход первого элемента ИЛИ соединен с первым входом первого элемента И и с входом третьего элемента НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с второй шиной счетных импульсов, второй вход первого элемента И соединен с первой шиной счетных импульсов, вход переноса из младшего разряда подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с шиной разрешения выполнения операций инвертирования и сдвигов кода, выход третьего элемента ИЛИ подключен к третьему входу второго элемента И и к первому входу третьего элемента И, первые входы четвертого, пятого и шестого элементов И соединены с шиной управления сдвигом вправо, шиной управления приемом кода и шиной управления сдвигом влево соответственно, второй вход четвертого элемента И соединен с выходом четвертого элемента НЕ (i+1)-го разряда, второй вход шестого элемента И соединен с выходом четвертого элемента НЕ (i-1)-го разряда, второй вход пятого элемента И соединен с выходом пятого элемента НЕ, вход которого связан с информационной шиной, кроме того, в первый разряд введена шина управления операцией счета импульсов, подключенная к первому входу третьего элемента ИЛИ.
Предлагаемый объект позволяет сформировать сигнал сквозного переноса до прихода счетного импульса, построить каждый разряд объекта на основе только одного RS-триггера и существенно (в 8 раз) расширить перечень выполняемых операций, т.е. создается положительный эффект по быстродействию и по расширению функциональных возможностей при минимальных затратах оборудования. Аппаратурные затраты определяются суммарным числом входов логических элементов одного разряда и для предлагаемого объекта равны 36. Для реализации одной операции в среднем требуется около 4, 5 входов. Покажем, что обеспечивают основные отличительные признаки объекта.
1. Второй элемент ИЛИ, седьмой элемент И и связи выхода первого элемента И и выхода третьего элемента И с первым элементом ИЛИ обеспечивают сохранение сформированного потенциала переноса в течение длительности счетного импульса. Это позволяет исключить из состава оборудования каждого разряда один RS-триггер.
2. Четвертый, пятый, шестой элементы И позволяют обеспечить поочередное выполнение операций сдвига кода вправо, инвертирование сдвига кода влево.
3. Разделение шины счетных импульсов на первую и вторую шины позволяет выполнять операции логического сложения и умножения.
4. Пятый элемент НЕ обеспечивает выполнении операции логического умножения и приема кода в триггер.
Для пояснения работы описываемого объекта на чертеже приведена функциональная схема одного разряда. На чертеже приняты следующие обозначения: логические элементы И 1-7, RS-триггер 8, логические элементы ИЛИ 9-11, логические элементы НЕ 12-16, шина запрета распространения переноса 17, шина разрешения выполнения операций инвертирования, сдвигов 18, вход переноса из младшего разряда 19, вход управления элементами И 1, 3 младшего и старшего разряда соответственно 20, первая шина счетных импульсов 21, вторая шина счетных импульсов 22, шина управления (ШУ) сдвигом кода вправо 23, ШУ приемом кода 24, ШУ сдвигом кода влево 25, информационный вход 26, ШУ операцией счета импульсов 27 (в первом разряде).
Предложенный объект осуществляется следующим образом. В каждом разряде объекта шина 26 по цепи НЕ 16, И 2, ИЛИ 9, И 4, НЕ 12 соединена с R-входом триггера 8, вход И 4 по цепи НЕ 14, И 5, НЕ 13 соединен с S-входом триггера. Выходы логических элементов И 1, 2, 3 аналогичным способом соединены с входами триггера. Вторые входы И 4, 5 соединены шинами 21, 22 соответственно. Единичный выход триггера 8 по цепи ИЛИ 10, И 6, 7, ИЛИ 9 соединен с входами И 4 и через НЕ 14 с входом И 5. Вход переноса из младшего разряда 19 через ИЛИ 11 соединен с третьим входом И 5 и вторым входом И 7. Третий вход И 7 соединен с шиной 17. Вход НЕ 12 соединен с входом ИЛИ 10, выход НЕ 13 соединен с входом И 6. Выход И 6 связан с входом НЕ 15. Его выход подключен к входам И 1, И 3 младшего и старшего разрядов соответственно. Шины 23, 24, 25 подключены к входам И 1, 2, 3. В статике все управляющие шины имеют нулевой потенциал. С выходов НЕ 12-16 поступают высокие потенциалы. Рассмотрим работу объекта при выполнении всех операций.
1. Операция счета импульсов. Выполняется за два временных такта t1 и t2 для выполнения счета одного импульса. (Под тактом понимается длительность счетного импульса или пауза между импульсами, при этом в оптимальном случае они равны друг другу). По t1 формируется сигнал сквозного переноса, его максимальная задержка равна:
Tn=( и+ или)n.
Здесь и, или - временная задержка сигнала на элементах И, ИЛИ; n - число разрядов объекта. До начала выполнения операции на шины управления 27 в первом разряде и на шину 17 поступают высокие потенциалы. Полагая, что в триггере 8 первого разряда до начала операции хранится код «нуля», первый счетный импульс, поступающий по шинам 21 и 22, установит триггер 8 в «единицу». Импульс проходит по цепи: шина 22, И 5, НЕ 13 на S-вход триггера. Одновременно этот же импульс запрещает работу И 6. После переключения триггера в «единицу» и истечения времени, равного длительности счетного импульса, с выхода И 6, 7, ИЛИ 9 на вход И 4 поступит высокий потенциал, который разрешит прохождение следующего импульса на R-вход триггера и запретит с помощью НЕ 14 его прохождение на S-вход.
Одновременно этот же сигнал по цепи: выход И 7, вход 19, ИЛИ 11 поступит на вход И 5, 7 старшего разряда. Второй счетный импульс установит триггер первого разряда в «нуль», а триггер второго разряда - в «единицу». Далее переключение триггеров повторяется до тех пор, пока на шины 21 и 22 поступают счетные импульсы. После завершения операции с шин 17 и 27 снимаются высокие потенциалы.
2. Операция инвертирования. Операция выполняется за один временной такт. До поступления исполнительного импульса на шины управления 17 и 18 подаются высокие потенциалы. Если триггер хранит код «единицы», то высокий потенциал с «единичного» выхода триггера по цепи ИЛИ 10, И 6, 7, ИЛИ 9 поступает на входы И 4, НЕ 14, тем самым разрешается прохождение исполнительного импульса через И 4. Исполнительный импульс, поступивший по шинам 21 и 22, проходит на R-вход и устанавливает триггер в «нуль». Если до выполнения операции триггер хранил код «нуля», то высокий потенциал с выхода НЕ 14 разрешает прохождение через И 5 исполнительного импульса, который проходит по цепи: шина 22, И 5, НЕ 13, S-вход триггера. Увеличение оборудования для выполнения этой операции - два входа элемента ИЛИ 11.
3. Операция вычитания. Выполняется аналогично операции сложения. Отличие состоит в том, что до выполнения операции и после ее выполнения осуществляется инвертирование триггеров 8. Для реализации операции вычитания импульсов не требуется дополнительного оборудования.
4. Операция приема кода. Выполняется за один временной такт. По t1 на шину 24 поступает высокий потенциал, а на шины 21, 22 - исполнительные импульсы. Если на шину 26 поступил высокий потенциал, соответствующий коду «единица», то элемент НЕ 16 запретит прохождение сигнала через И 2, при этом высокий потенциал с НЕ 14 разрешит прохождение исполнительного импульса по цепи: шина 22, И 5, НЕ 13, S-вход триггера. Если на шине 26 отсутствует высокий потенциал, то высокий потенциал с НЕ 16 разрешит прохождение управляющего потенциала по цепи: НЕ 16, И 2, ИЛИ 9, И 4, НЕ 12 на R-вход триггера 8. Таким образом, выполняется операция парафазного приема кода в триггеры объекта. Для выполнения этой операции требуется дополнительно четыре входа логических элементов.
5. Операция сдвига кода вправо. Операция сдвига кода на один разряд вправо (в сторону младших разрядов) осуществляется за два такта t1 и t2. До начала выполнения операции на шины 18 и 23 подаются высокие потенциалы. По t1 на шины 21 и 22 поступают импульсы сдвига кода. Если в i-ом разряде хранится код «единицы», то высокий потенциал с «единичного» выхода триггера 8 по цепи ИЛИ 10, И 6, НЕ 15 не поступает на вход И 1 (i-1)-го разряда. Это запрещает прохождение исполнительного импульса через И 4 и разрешает прохождение импульса по цепи: шина 22, И 5, НЕ 13, S-вход триггера (i-1)-го разряда. Если в триггере 8 i-го разряда хранится код «нуля», то импульс сдвига по цепи: шина 21, И 4, НЕ 12 поступит на R-вход триггера (i-1)-го разряда, так как высокий потенциал с выхода НЕ 15 i-го разряда по цепи: вход 20, И 1, ИЛИ 9 разрешит прохождение импульса с шины 21 в (i-1)-ом разряде. При этом временная задержка переключения НЕ 15 i-го разряда на длительность импульса сдвига обеспечивается за счет связи с И 4 с входом ИЛИ 10 при переключении триггера в «нуль» и за счет связи с выхода НЕ 13 с входом И 6 при переключении триггера в «единицу». Операция сдвига кода будет продолжаться до тех пор, пока на шины 21, 22 будут поступать импульсы сдвига. После завершения операции с шин 18, 23 снимаются высокие потенциалы. Для реализации этой операции требуется четыре входа элементов дополнительного оборудования.
6. Операция сдвига влево. Операция выполняется аналогично сдвигу вправо. Отличие состоит в том, что вместо шины 23 высокий потенциал поступает по шине 25. Для реализации этой операции требуется три входа элементов дополнительного оборудования.
7. Операция логического сложения. Для ее выполнения на шины 18 и 24 подаются высокие потенциалы. По шине 26 поступает второе слагаемое. Если второе слагаемое равно «единице», то с выхода НЕ 14 на вход И 5 поступает высокий потенциал, разрешающий прохождение исполнительного импульса по цепи: шина 22, И 5, НЕ 13, S-вход триггера. Если второе слагаемое равно «нулю», то высокий потенциал по цепи: выход НЕ 16, И 2, ИЛИ 9, НЕ 14 запрещает прохождение импульса с шины 22 на S-вход триггера, при этом триггер не меняет своего состояния.
8. Операция логического умножения. Выполняется за один временной такт. Первый сомножитель хранится в триггерах 8. Второй сомножитель поступает по шине 26. Для выполнения этой операции на шину 24 подается управляющий потенциал, а на шину 21 - исполнительный импульс. Если на шине 26 присутствует высокий потенциал, соответствующий коду «единица», то исполнительный импульс не пройдет на R-вход триггера. При отсутствии кода «единицы» на шине 26 высокий потенциал с выхода НЕ 16, И 2, ИЛИ 9 поступит на вход И 4 и разрешит прохождению исполнительного импульса по цепи: шина 21, И 4, НЕ 12 на R-вход триггера. Выполнение операции закончено. Для реализации не требуется дополнительного оборудования.
Таким образом, предлагаемый объект позволяет повысить быстродействие работы объекта и расширить перечень выполняемых операций (дополнительно выполняются операции инвертирования, вычитания импульсов, прием парафазным кодом двоичных чисел, сдвиг влево, сдвиг вправо, логическое сложение и логическое умножение). При этом суммарное число входов логических элементов для построения одного разряда объекта равно 36, т.е. в среднем на одну операцию требуется около 4-5 входов.
Класс H03K23/40 в которых стробирующие или синхронизирующие сигналы подаются на все разряды, те синхронные счетчики
квадратурный делитель частоты с делением на три - патент 2479121 (10.04.2013) | |
реверсивный регистр сдвига власова - патент 2309536 (27.10.2007) | |
счетчик импульсов - патент 2308801 (20.10.2007) | |
параллельный счетчик единичных сигналов - патент 2284655 (27.09.2006) | |
счетчик импульсов - патент 2284653 (27.09.2006) | |
устройство для приема, преобразования и синхронизации цифрового дифференциального сигнала - патент 2279182 (27.06.2006) | |
делитель частоты - патент 2036555 (27.05.1995) | |
счетчик - патент 2028028 (27.01.1995) |