быстродействующий операционный усилитель

Формула изобретения

1. Быстродействующий операционный усилитель, содержащий входной каскад (1) с расширенным диапазоном активной работы, имеющий первый выход (2), согласованный с шиной положительного источника питания (4), второй выход (5), согласованный с шиной отрицательного источника питания (6), двухтактный выходной каскад (7), имеющий первый вход (8), согласованный с шиной положительного источника питания (4), второй вход (9), согласованный с шиной отрицательного источника питания (6), отличающийся тем, что первый выход (2) входного каскада (1) соединен с коллекторным выходом первого дополнительного токового зеркала (10), эмиттерный выход которого связан с первым входом (8) двухтактного выходного каскада (7), второй выход (5) входного каскада (1) соединен с коллекторным выходом второго дополнительного токового зеркала (11), эмиттерный выход которого связан со вторым входом (9) двухтактного выходного каскада (7), причем вход (12) первого токового зеркала (10) соединен с первым источником опорного тока (13), а вход (14) второго токового зеркала (11) соединен со вторым источником опорного тока (15).

2. Устройство по п.1, отличающееся тем, что двухтактный выходной каскад (7) содержит первое (16) и второе (17) вспомогательные токовые зеркала, коллекторные выходы которых соединены друг с другом и подключены к корректирующему конденсатору (18) и буферному усилителю (19), причем вход первого вспомогательного токового зеркала (16) связан с первым входом (8) двухтактного выходного каскада (4), а вход второго вспомогательного токового зеркала (17) связан со вторым входом (9) двухтактного выходного каскада (7).

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления импульсных сигналов в структуре аналоговых интерфейсов различного функционального назначения.

Известны схемы дифференциальных операционных усилителей (ОУ), реализованных на основе входных каскадов с расширенным диапазоном активной работы - мостовых дифференциальных каскадов (ДК), а также каскадов на основе «бриллиантовых» транзисторов [1-32]. По такой архитектуре, на модификации которой и на ее применение выдано около 50 патентов различных стран, выполнены операционные усилители ведущих микроэлектронных фирм (AD8631, AD8632, НА2539 и др.), а также многие ОУ с токовой обратной связью LM6181 и др.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный операционный усилитель, описанный в патенте США №5512859. Он содержит входной каскад 1 с расширенным диапазоном активной работы, имеющий первый выход 2, согласованный с шиной положительного источника питания 4, второй выход 5, согласованный с шиной отрицательного источника питания 6, двухтактный выходной каскад 7, имеющий первый вход 8, согласованный с шиной положительного источника питания 4, и второй вход 9, согласованный с шиной отрицательного источника питания 6.

Существенный недостаток известного ДУ состоит в том, что при достижении в нем предельно возможных значений максимальной скорости нарастания выходного напряжения в режиме большого сигнала В/мкс он имеет низкую надежность из-за больших мощностей, выделяемых в транзисторах микросхемы и токопроводящих дорожках входного каскада во время длительных перегрузок по входу (см. Приложение 1). Поэтому для повышения надежности производители микросхем искусственно снижают ОУ от предельно возможных значений до при котором входной каскад имеет допустимые уровни выходных импульсных токов. Это обеспечивается различными резистивно-диодными ограничителями на входе ОУ, ухудшающими ряд параметров ОУ, например входную емкость, шумы и т.д.

Основная цель предлагаемого изобретения состоит в повышении надежности работы ОУ при сохранении предельно возможного быстродействия, характерного для линейных режимов работы всех его каскадов.

Поставленная цель достигается тем, что в быстродействующий операционный усилитель, содержащий входной каскад 1 с расширенным диапазоном активной работы, имеющий первый выход 2, согласованный с шиной положительного источника питания 4, второй выход 5, согласованный с шиной отрицательного источника питания 6, двухтактный выходной каскад 7, имеющий первый вход 8, согласованный с шиной положительного источника питания 4, второй вход 9, согласованный с шиной отрицательного источника питания 6, вводятся новые элементы и связи - первый выход 2 входного каскада 1 соединен с коллекторным выходом первого дополнительного токового зеркала 10, эмиттерный выход которого связан с первым входом 8 двухтактного выходного каскада 7, второй выход 5 входного каскада 1 соединен с коллекторным выходом второго дополнительного токового зеркала 11, эмиттерный выход которого связан со вторым входом 9 двухтактного выходного каскада 7, причем вход 12 первого токового зеркала 10 соединен с первым источником опорного тока 13, а вход 14 второго токового зеркала 11 соединен со вторым источником опорного тока 15.

Схема заявляемого устройства в соответствии с п.1-п.2 формулы изобретения показана на чертеже фиг.2.

На чертеже фиг.3 показана схема исследованного ОУ фиг.2 в среде PSpice. На чертежах фиг.4, фиг.5, фиг.6, фиг.7 - результаты ее компьютерного моделирования в среде PSpice на моделях интегральных транзисторов ФГУ НПП «Пульсар».

На чертеже фиг.8 показан заявляемый ОУ для случая, когда в качестве входного каскада применяется так называемый «бриллиантовый» транзистор, а структура ОУ соответствует архитектуре ОУ с токовой отрицательной обратной связью.

На чертеже фиг.9 представлены графики изменения токов в схеме заявляемого устройства.

Быстродействующий дифференциальный операционный усилитель фиг.2 содержит входной каскад 1 с расширенным диапазоном активной работы, имеющий первый выход 2, согласованный с шиной положительного источника питания 4, второй выход 5, согласованный с шиной отрицательного источника питания 6, двухтактный выходной каскад 7, имеющий первый вход 8, согласованный с шиной положительного источника питания 4, второй вход 9, согласованный с шиной отрицательного источника питания 6. Первый выход 2 входного каскада 1 соединен с коллекторным выходом первого дополнительного токового зеркала 10, эмиттерный выход которого связан с первым входом 8 двухтактного выходного каскада 7, второй выход 5 входного каскада 1 соединен с коллекторным выходом второго дополнительного токового зеркала 11, эмиттерный выход которого связан со вторым входом 9 двухтактного выходного каскада 7, причем вход 12 первого токового зеркала 10 соединен с первым источником опорного тока 13, а вход 14 второго токового зеркала 11 соединен со вторым источником опорного тока 15.

Рассмотрим работу заявляемого устройства (фиг.2) при импульсном изменении положительного входного напряжения u _вх.

В статическом режиме при замкнутой 100% отрицательной обратной связи выходные транзисторы повторителей тока 10 и 11 находятся в режиме насыщения (имеют близкое к нулю дифференциальное сопротивление). Такой режим обеспечивается соответствующим выбором токов источников 13 и 15, а также площадей эмиттерных переходов выходных (S_вых) и входных (S _вх) транзисторов токовых зеркал 10 (11) (А=S _вых/S_вх 1)

где I₂=I₅ - статические выходные токи в узлах 2 и 5 входного каскада 1.

Причем I₂=I_вых.i1 , I₅=I*_вых.i1, I ₀=I₁₅=I₃.

В зависимости от численных значений коэффициента и токов I₂=I₅ необходимые (для обеспечения режима насыщения) значения тока I₀ составляют 5÷50 % от токов I ₂=I₅. Как следствие, входной ток токового зеркала 16 в заявляемом ОУ может незначительно отличаться от выходных токов входного каскада I₂=I ₅.

Одна из особенностей биполярных транзисторов - достаточно большое время переключения (t_п ) из насыщенного состояния в режиме отсечки. Как следствие, при возникновении в ОУ фиг.2 импульсных выходных токов входного каскада (токов в цепи узлов 2 и 5) (I_max.2>AI ₀), длительность которых t_к<t _п, они беспрепятственно передаются через токовые зеркала 10 и 11 на входы 8 и 9 и форсируют процессы перезаряда корректирующего конденсатора 18, повышая тем самым максимальную скорость нарастания выходного напряжения ОУ. Так как t_к<t _п, то за время действия импульса выходного тока входного каскада 1 выходной транзистор токового зеркала 10 (11) не успевает выйти из насыщения, и поэтому токовые зеркала 10 и 11 не влияют на работу схемы. Поэтому форма импульса i_вх.8 (t) повторяет форму импульса i_вых.1(t). Если выходной ток входного каскада (вследствие его длительной перегрузки) не уменьшается в течение времени t>t _п (фиг.9, зависимость 2), то выходной транзистор токового зеркала 10(11) переходит в активный режим. При этом в насыщение входит выходной транзистор входного каскада, что ограничивает i_вых.1 и входной ток i_вх.8 подсхемы 7. В результате ОУ будет защищен от разрушения элементов схемы, связанного с тепловыми эффектами. По существу в заявляемом устройстве предлагается «интеллектуальная» динамическая защита по току, которая

- не влияет на прохождение "полезных" больших импульсов тока ВК малой длительности (t _к<t_п);

- ограничивает выходной ток входного каскада на заданном уровне I_огр , если длительность выходного тока ВК t_к превышает заданную t_п.

Компьютерное моделирование ОУ фиг.3, приведенное на чертежах фиг.4, фиг.5, фиг.6, фиг.7, подтверждает эффективность заявляемого технического решения.

На чертеже фиг.4 показаны экспериментальные графики зависимости тока коллектора транзистора I_к9 (фиг.3), т.е. выходного тока входного каскада (фиг.2), во время фронта переходного процесса (t _ф) выходного напряжения u_вых(t) в замкнутом ОУ фиг.3. Из этих графиков следует, что в течение t _ф=4 нс выходной ток входного каскада достигает величины I_max>100 мА, что значительно превышает статический выходной ток этого каскада, но в то же время способствует существенному увеличению _вых.

На чертеже фиг.5 приведены графики зависимости медленно изменяющихся (статических) выходных токов входного каскада 1 от u_вх заявляемого ОУ при различных значениях токов I₀ =I₁₃=I₁₅. Из этих графиков следует, что в заявляемом ОУ "медленные" изменения входного напряжения u_вх не приводят к чрезмерным выходным токам, которые могут, как это имеет место в прототипе, привести к тепловым разрушениям элементов микросхем. За счет выбора величины тока I₀ можно уравнять порогом ограничения медленно изменяющегося выходного тока входного каскада (ВК). (Если I₀=3 мА, то I _огр 22 мА. При I₀=2 мА, то I _огр l5 мА. Если I₀=1 мА, то I _огр 7 мА.) Однако это не приводит к ограничению быстроизменяющихся выходных токов ВК, которые способствуют существенному ускорению процесса перезаряда корректирующего конденсатора 18.

График фиг.6 показывает, что в ОУ-прототипе максимальные медленно изменяющиеся выходные токи входного каскада достигают 175 мА, что может привести к перегреву кристалла и разрушению токоведущих дорожек при обрыве элементов обратной связи ОУ, больших емкостях в цепи его обратной связи и т.п., т.е. при длительной перегрузке по входу.

На чертеже фиг.7 показана амплитудно-частотная характеристика ОУ фиг.3, которая показывает, что верхняя граничная частота схемы фиг.3 f₁=240 мГц.

Таким образом, заявляемое устройство имеет ряд существенных преимуществ по сравнению с прототипом.

Источники информации

1. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989.

2. Патент США №6538514.

3. Патент США №5351012.

4. Патент США №5512859.

5. Патент США №5352989.

6. Патент США №5557220.

7. Патент США №5623232.

8. Патент США №5103188.

9. Патент США №5907262.

10. Патент США №4833423.

11. Патент США №6262633.

12. Патент США №5150074.

13. Патент США №5736902.

14. Патент США №6492870.

15. Патент США №6281752.

16. Патент США №6429744.

17. Патент США №6188281.

18. Патент США №6459338.

19. Патент США №6278326.

20. Патент США №6163216.

21. Патент США №6181204.

22. Патент США №6489848.

23. Патент США №6542032.

24. Патент США №5399991.

25. Патент США №5510754.

26. Патент США №6542032.

27. Патент США №6492870.

28. Патент США №6262633.

29. Патент США №5512859.

30. Заявка US 2005/0024149.

31. Заявка US 2005/0128000.

32. Заявка US 2004/0212430.