арифметико-символьный процессор

Изобретение относится к техническим средствам автоматики и вычислительной техники и может быть использовано для синтеза вычислительных систем, для создания быстродействующих и производительных цифровых процессоров, выполняющих основные арифметические операции, осуществляющих поисковые функции и операции замены вхождений в обрабатываемых словах, а также выполняющих логические операции. Техническим результатом является расширение функциональных возможностей и повышение надежности работы процессора. Устройство содержит блок выполнения арифметических операций над числами, представленными в прямых кодах, блок параллельного поиска и замены вхождений в обрабатываемых словах, блок выполнения логических операций, блок хранения результатов, блок управления. 71 ил., 4 табл.

Формула изобретения

Арифметико-символьный процессор, содержащий блок хранения результатов, блок управления, отличающийся тем, что дополнительно введены: блок выполнения арифметических операций над числами, представленными в прямых кодах, блок параллельного поиска и замены вхождений в обрабатываемых словах, блок выполнения логических операций, причем первый и второй управляющие выходы блока управления арифметико-символьного процессора соединены соответственно с первым и вторым управляющими входами блока выполнения арифметических операций над числами, представленными в прямых кодах, информационный выход которого соединен с информационным входом блока выполнения арифметических операций над числами, представленными в прямых кодах, с информационным входом блока параллельного поиска и замены вхождений в обрабатываемых словах, с информационным входом блока выполнения логических операций, с первым информационным входом блока хранения результатов, с первого по шестой управляющие входы которого соединены соответственно с седьмым по двенадцатый управляющими выходами блока управления арифметико-символьного процессора, третий и четвертый управляющие выходы которого соединены соответственно с первым и вторым управляющими входами блока параллельного поиска и замены вхождений в обрабатываемых словах, информационный выход которого соединен с информационным входом блока выполнения арифметических операций над числами, представленными в прямых кодах, с информационным входом блока параллельного поиска и замены вхождений в обрабатываемых словах, с информационным входом блока выполнения логических операций, со вторым информационным входом блока хранения результатов, пятый и шестой управляющие выходы блока управления арифметико-символьного процессора соединены соответственно с первым и вторым управляющими входами блока выполнения логических операций, информационный выход которого соединен с информационным входом блока выполнения арифметических операций над числами, представленными в прямых кодах, с информационным входом блока параллельного поиска и замены вхождений в обрабатываемых словах, с информационным входом блока выполнения логических операций, с третьим информационным входом блока хранения результатов, первый и второй управляющие входы "СБРОСАСП" и "ПУСКАСП" блока управления арифметико-символьного процессора являются внешними входами арифметико-символьного процессора.

Описание изобретения к патенту

Текст описания приведен в факсимильном виде.