способ регулирования тока на выходе мостового транзисторного инвертора

Формула изобретения

1. Способ регулирования тока на выходе мостового транзисторного инвертора, выполненного из параллельно присоединенных к источнику двухключевых модулей с логическими устройствами, обеспечивающими открытое состояние либо верхних, либо нижних транзисторов двухключевых модулей, при котором измеряют мгновенное значение и знак тока на выходе инвертора, сравнивают измеренное значение с сигналом задания тока, определяют знак и величину их разности (сигнал ошибки), отличающийся тем, что после достижения сигналом ошибки порогового значения переключают транзисторы только в одном из двухключевых модулей и при открытых только верхних или только нижних транзисторах модулей начинают отсчет выдержки времени , и при неизменном знаке сигнала ошибки переключают транзисторы второго двухключевого модуля, а при изменении знака сигнала ошибки и достижении им порогового значения переключают транзисторы первого модуля до окончания выдержки времени .

2. Способ по п.1, отличающийся тем, что величину выдержки времени т уменьшают при увеличении сигнала ошибки.

3. Способ по п.1 или 2, отличающийся тем, что переход двухключевых модулей в одинаковые состояния выполняют, обеспечивая в них чередование открытых верхних с открытыми нижними транзисторами.

Описание изобретения к патенту

Изобретение относится к электротехнике, в частности к релейным системам автоматического регулирования тока, и может быть использовано в силовых преобразователях постоянного и переменного тока с контуром отрицательной обратной связи по току нагрузки инвертора.

Известен способ регулирования тока на выходе мостового инвертора [1], при котором измеряют значение и знак тока на его выходе, сравнивают его с заданным значением тока, определяют величину и знак их разности (ошибку регулирования). Затем измеренную ошибку сравнивают с двумя значениями пороговой величины I и I'', из которых I> I''. В результате сравнений по специальной программе формируют последовательность включения и выключения силовых транзисторов моста. Форма выходного тока инвертора с таким способом регулирования получается двухступенчатой и всегда с максимальной амплитудой отклонения I в обе стороны от заданного значения I _зад.

Более плавную кривую тока с одноступенчатой пульсацией обеспечивает способ регулирования, предложенный в [2]. При этом способе также определяют величину и знак ошибки регулирования тока, а также знак тока и, при положительном знаке разности (ошибки), снимают команду на включение одного из транзисторов отрицательного направления тока и одновременно включают отсчет выдержки времени. После окончания выдержки команда на выключение транзистора снимается. При отрицательном знаке разности производят аналогичные операции с транзистором положительного направления тока с учетом соответствующей выдержки времени. Регулировка выдержки времени в функции сигнала ошибки осуществляется после его выпрямления, т.е. по модулю этого сигнала.

Недостатком такого способа регулирования тока является несовпадение среднего значения тока с его заданием. При формировании синусоидального тока этот способ приводит к отставанию по фазе основной гармоники тока от сигнала его задания, т.е. к неточности регулирования.

Предлагаемый в настоящем изобретении способ регулирования тока не имеет отмеченного недостатка. Среднее значение тока всегда совпадает с его заданием. При том же допустимом уровне высокочастотных пульсаций тока нагрузки (высокочастотных отклонений от сигнала задания) это позволяет иметь меньшую частоту включений и выключений транзисторов силового моста, т.е. иметь меньше, чем у прототипа потери на переключение силовых транзисторов и, следовательно, иметь более высокий коэффициент полезного действия (КПД) инвертора.

Технический результат - повышение КПД и точности регулирования тока инвертора.

Технический результат достигается тем, что переключение двухключевых модулей инвертора выполняют по сигналу ошибки регулирования тока и после того, как она достигнет порогового значения, переключают только один из модулей, затем сравнивают их состояние и, если оно оказывается одинаковым, начинают отсчет выдержки времени . Если за время сигнал ошибки не меняет знак, то переключают транзисторы второго двухключевого модуля, если же до окончания выдержки сигнал ошибки меняет знак и достигает пороговой величины другого знака, то переключают транзисторы первого модуля, не дожидаясь окончания выдержки .

Предлагаемый способ регулирования тока может быть реализован, например, с помощью устройства, функциональная схема которого приведена на фиг.2, а на фиг.1 показана диаграмма изменения выходного тока инвертора.

Устройство для реализации способа содержит задатчик тока 1, суммирующее устройство 2, элемент задержки 3, переключатель сигналов 4, релейные элементы 5 и 6, счетный триггер 7, логический элемент «исключающий или» 8, инвертор сигнала 9, логические устройства 10 и 11, двухключевые транзисторные модули 12 и 13, нагрузку 14 и датчик тока 15.

Задатчик тока 1 представляет собой регулируемый источник напряжения, например потенциометр, а функции суммирующего устройства 2 обычно реализуется с помощью операционного усилителя

Элемент задержки 3 представляет собой устройство с двумя входами, из которых первый сигнальный, а второй логический. Если на его втором входе присутствует логический нуль, то на выходе элемента задержки формируется сигнал в виде интегральной функции от сигнала на первом входе. Если же на втором входе элемента присутствует логическая единица, то на его выходе устанавливается нулевой сигнал независимо от уровня и знака сигнала на его первом входе.

Переключатель сигналов 4 состоит из четырех полупроводниковых ключей, управляющие входы которых попарно объединены, как показано на фиг.2, и с помощью логических сигналов на этих входах обеспечивают либо присоединение своего первого входа к первому выходу, а второго входа ко второму выходу, если комбинация сигналов на управляющих входах переключателя 01 и соответственно первого входа ко второму выходу, а второго входа - к первому выходу, если комбинация сигналов на его управляющих входах будет 10.

Выходы переключателя сигналов 4 подключены ко входам релейных элементов 5 и 6 с одинаковыми для обоих симметричными гистерезисными характеристиками. Первый выход - ко входу релейного элемента 5, а второй - ко входу релейного элемента 6.

Выход релейного элемента 5 подключен ко входу логического устройства 10, управляющего двухключевым модулем 12, и к первому входу логического элемента 8, а выход релейного элемента 6 ко второму входу логического элемента 8 и через инвертирующий элемент 9 ко входу логического устройства 11, управляющего двухключевым модулем 13.

Логический элемент 8 обеспечивает на своем выходе логическую единицу, если на его входах сигналы имеют одинаковый знак (оба плюс или оба минус) и обеспечивают логический нуль, если на его входах оказываются различные по знаку сигналы.

Логические устройства 10 и 11 обеспечивают открытое состояние «верхнего» транзистора двухключевого модуля, если на входе устройства сигнал положителен, и открытое состояние нижнего транзистора этого же модуля, если сигнал на его входе отрицателен. При изменении знака сигнала логическим устройством обеспечивается стандартная задержка на отпирание транзисторного ключа, исключающая «сквозной» ток в транзисторном модуле.

Выход логического элемента 8 (стандартный элемент логики «исключающий или») подключен к счетному входу триггера 7 и ко второму логическому входу элемента задержки 3. Счетный триггер 7 переключается передним фронтом выходного сигнала логического элемента 8. Выходы триггера 7 подключены к управляющим входам ключей переключателя сигналов 4, формируя логический код либо 01, либо 10.

Знак и крутизна нарастания выходного сигнала элемента задержки 3 при каждом появлении логического нуля на его втором входе зависят от знака и величины сигнала на его первом входе, т.е. от величины ошибки по току, которая в виде пропорционального ей сигнала формируется на выходе суммирующего устройства 2. Время, в течение которого выходной сигнал элемента задержки достигает порога срабатывания одного из релейных элементов 5 или 6, и является временем выдержки .

Присоединенные параллельно к источнику U _n двухключевые модули 12 и 13 образуют мост, в диагональ которого последовательно включены нагрузка 14 и датчик тока 15. Выход датчика тока 15 подключен ко второму входу суммирующего устройства 2.

Нагрузка представляет собой электрическую цепь из последовательно соединенных активного сопротивления R _н, индуктивности L_н и противо ЭДС Е_н. Будем считать, что всегда выполняется условие U_n>E_н.

Работу устройства удобнее рассмотреть вначале без учета работы переключателя сигналов 4, полагая, что счетный вход триггера 7 отключен от выхода логического элемента 8, при этом выход триггера 7 находится в состоянии 01. Это означает такое состояние ключей переключателя, при котором выход суммирующего устройства 2 постоянно подключен ко входу релейного элемента 5 и, через элемент задержки 3, ко входу релейного элемента 6.

Предположим, что под действием сигнала ошибки релейные элементы 5 и 6 имеют один и тот же знак выходного сигнала, например «плюс». Это означает, что открыты верхний транзистор двухключевого модуля 12 и нижний модуля 13, при этом на выходе логического элемента 8 присутствует сигнал в виде логической единицы, которая обнуляет выход элемента задержки 3. Под действием напряжения источника плюс U _n и противо ЭДС ток в цепи нагрузки возрастает в положительном направлении (интервал времени t₁-t ₂). На этом интервале будем считать, что противо ЭДС направлена встречно положительному току.

После того как ток нагрузки возрастет до значения больше заданного на величину (момент t₂), ошибка регулирования, изменив свой знак, достигает порога срабатывания релейного элемента 5. На выходе его появляется отрицательный сигнал, запирающий верхний и отпирающий нижний транзистор двухлключевого модуля 12. Одновременно на выходе логического элемента 8 появляется логический нуль и начинается отсчет выдержки времени . Установившаяся на этом интервале комбинация сигналов удерживает замкнутыми нижние транзисторы двухключевых модулей 12 и 13. Цепь нагрузки закорочена и ток спадает под действием противо ЭДС (интервал t₂-t ₃).

Если ток нагрузки успевает снизиться до величины I_зад.- за время меньше выдержки , то происходит обратное переключение релейного элемента 5 (момент t₃) с появлением положительного знака на его выходе и логической единицы на выходе элемента 8. Снова обнуляется выход элемента задержки 3, а под действием напряжения U_n-E_н ток нагрузки снова возрастает до значения I_зад.+ (интервал t₃-t₄ ).

В момент t₄ ошибка регулирования, изменив свой знак, снова достигает порога срабатывания релейного элемента 5, на выходе его снова появляется отрицательный сигнал, снова образуется короткозамкнутая цепь из нижних транзисторов модулей 12 и 13, и снова ток спадает под действием противо ЭДС (интервал t₄-t₅). Далее процесс может повторяться в уже описанной последовательности.

Пусть теперь противо ЭДС направлена согласно с током и начальные условия соответствуют моменту t₅. Ток в цепи нагрузки, закороченной нижними транзисторами модулей 12 и 13, с момента t₅ уже будет нарастать под действием изменившегося знака противо ЭДС, увеличивая ошибку регулирования и одновременно сокращая время .

В момент t₆ окончания выдержки отрицательным сигналом с выхода элемента задержки 3 переключается релейный элемент 6 с появлением отрицательного знака на его выходе. В таком состоянии схемы выходы релейных элементов 5 и 6 будут оба отрицательны. Это означает, что открыт нижний транзистор модуля 12 и верхний - модуля 13. Ток нагрузки уменьшается под действием разности напряжений минус U_n и противо ЭДС, совпадающей по напряжению с током нагрузки (интервал t₆-t₇).

После того как ток нагрузки снизится до значения I_зад. - (момент t₇), ошибка регулирования, изменив свой знак, достигает порога срабатывания релейного элемента 5, на выходе которого появляется положительный сигнал. Теперь уже верхние транзисторы двухключевых модулей 12 и 13 удерживают цепь нагрузки в закороченном состоянии и ток снова увеличивается под действием против ЭДС (интервал t₇-t ₈). В момент t₈ он достигает величины I_зад.+ и, следовательно, порога срабатывания релейного элемента 5, который изменяет знак на выходе с положительного на отрицательный. На новом интервале t₈-t ₉ будут открыты нижний транзистор модуля 12 и верхний модуля 13. Ток нагрузки снова уменьшится под действием разности напряжений минус U_n и противо ЭДС, совпадающей по знаку с током I_н, достигая уровня I _н- в точке t₉ и, следовательно, порога срабатывания релейного элемента 5. На выходе его устанавливается положительный сигнал. Снова замкнуты верхние транзисторы двухключевых модулей и в закороченной цепи нагрузки ток снова увеличивается под действием противо ЭДС (интервал t₉-t ₁₀). Далее процесс может повторяться в описанной последовательности.

Пусть теперь противо ЭДС станет равной нулю и начальные условия соответствуют моменту t₁₀. Нарастание тока в закороченной верхними транзисторами цепи нагрузки прекратится, и за счет активного сопротивления в этой цепи ток начнет медленно спадать. После окончания выдержки времени в момент t₁₁ положительным сигналом с выхода элемента задержки 3 переключается релейный элемент 6. В результате на интервале t₁₁-t ₁₂ открыты верхний транзистор модуля 12 и нижний - модуля 13. Ток нагрузки возрастает под действием напряжения плюс U _n, при этом на выходе логического элемента 8 присутствует сигнал в виде логической единицы, т.е. выход элемента задержки 3 равен нулю. В момент t₁₂ ток достигает значения I_зад.+ , а вместе с ним и порога срабатывания релейного элемента 5, который переключается в положение с отрицательным выходом, и цепь нагрузки оказывается закороченной нижними транзисторами модулей. Начинается отсчет выдержки времени . Ток опять медленно спадает (интервал t ₁₂-t₁₃). В момент t ₁₃ заканчивается выдержка времени и отрицательным сигналом с выхода элемента задержки 3 переключается релейный элемент 6. В новом состоянии схемы открыт нижний транзистор модуля 12 и верхний модуля 13. Ток спадает под действием напряжения минус U_n (интервал t₁₃-t₁₄). В момент t₁₄ он достигает значения I _зад.- , т.е. порога срабатывания релейного элемента 5, который переключается в положение с положительным выходом. Цепь нагрузки снова закорочена верхними транзисторами модулей, при этом ток нагрузки продолжает медленно спадать, увеличивая ошибку на выходе суммирующего устройства и одновременно сокращая время выдержки (интервал t₁₄-t₁₅ ).

В момент t₁₅ заканчивается выдержка и положительным сигналом на выходе элемента задержки 3 происходит переключение релейного элемента 6. Выходы релейных элементов 5 и 6 положительны, на выходе логического элемента 8 сигнал в виде единицы, выход элемента задержки 3 «обнуляется», а в силовой схеме открыты верхний транзистор модуля 12 и нижний модуля 13. Ток в цепи нагрузки возрастает под действием напряжения плюс U_n (интервал t₁₅ -t₁₆). В момент t₁₆ ток достигает значения I_зад+ , а сигнал ошибки - отрицательного порога срабатывания релейного элемента 5. На его выходе после переключения формируется отрицательный сигнал и цепь нагрузки снова закорочена открытыми нижними транзисторами модулей 12 и 13 (интервал t ₁₆-t₁₇). Далее процесс может продолжаться в описанной последовательности.

Пусть теперь задание тока станет равным нулю и начальные условия будут соответствовать моменту t₁₇. Под действием большой по абсолютной величине отрицательной ошибке на выходе суммирующего устройства происходит быстрое нарастание по модулю отрицательного сигнала на выходе элемента задержки 3 и переключения релейного элемента 6 в состояние с отрицательным выходом (моменту t ₁₈). На интервале t₁₈-t ₁₉ открыты нижний транзистор модуля 12 и верхний модуля 13. Ток нагрузки спадает под действием напряжения минус U _n и в момент t₁₉ достигает значения минус , т.е. положительного порога срабатывания релейного элемента 5, который возвращается в состояние с положительным сигналом на выходе. Цепь нагрузки снова закорочена верхними транзисторами модулей 12 и 13, а ток медленно уменьшается по модулю до момента окончания выдержки времени (интервал t₁₉-t₂₀ ). В момент t₂₀ положительным сигналом с выхода элемента задержки 3 переключается релейный элемент 6 и на интервале t₂₀-t₂₁ открыты верхний транзистор модуля 12 и нижний - модуля 13. Ток нагрузки возрастает до значения плюс и, следовательно, до отрицательного порога срабатывания релейного элемента 5. На интервале t₂₁-t ₂₂ цепь нагрузки снова закорочена нижними транзисторами модулей. В момент t₂₂ снова происходит переключение релейного элемента 6 под действием отрицательного сигнала элемента задержки. Далее процесс продолжается в описанной последовательности, как показано на фиг.1.

Итак, мы рассмотрели работу устройства, реализующего способ регулирования тока во всех возможных режимах эксплуатации инвертора, но без учета переключателя сигналов 4 и триггера 7. Нетрудно убедиться, что в такой схеме при длительной работе инвертора на цепь нагрузки с однонаправленными током и противо ЭДС, например при работе на якорь двигателя постоянного тока, возникает неравномерная загрузка по току транзисторов и обратных диодов модулей 12 и 13. Это обусловлено тем, что нулевая пауза выходного напряжения постоянно формируется за счет открытого состояния только верхних либо только нижних транзисторов двухключевых модулей. В эти моменты ток, протекая по одному из них и обратному диоду другого, будет вызывать более сильный перегрев таких более загруженных по току элементов. Чтобы избежать этого, можно периодически менять местами входы подключения релейных элементов с помощью переключателя сигналов 4, подключая вход релейного элемента 5 то к выходу суммирующего устройства 2, то к выходу элемента задержки 3, а вход релейного элемента 6 соответственно то к выходу элемента задержки 3, то к выходу суммирующего устройства 2. Периодичность таких переключений можно обеспечить с помощью триггера 7 со счетным входом, используя в качестве сигнала для переключения выход логического устройства 8.

Источники информации

1. Бродовский В.Н., Иванов Е.С. Приводы с частотно-токовым управлением. М.: Энергия, 1974.

2. А.с. №1309221 от 01.07.87, Бюл. №17. Н.В.Донской, В.А.Матисон. Способ регулирования тока на выходе мостового транзисторного инвертора.