аналого-цифровой преобразователь и способ его калибровки

Формула изобретения

1. N-разрядный аналого-цифровой преобразователь (АЦП), включающий К-разрядные АЦП1 и цифроаналоговый преобразователь ЦАП1 с общим последовательным резистивным делителем Rdiv1, включенным между положительным Vrefp и отрицательным Vrefm выводами опорного источника с напряжением Vref, схему формирования разностного сигнала входа АЦП и выходного напряжения ЦАП1, N-K+1-разрядный АЦП2 и блок управления с цифровой коррекцией ошибок АЦП1, отличающийся тем, что АЦП содержит дополнительный низковольтный источник опорного напряжения VrefLV с напряжением, меньшим напряжения питания АЦП2, схема формирования разностного сигнала выполнена на паре противофазных ключей с двумя входами, подключенными соответственно к входу АЦП и выходу ЦАП1, и общим выходом, подключенным к входу низковольтного АЦП2 последовательного приближения, включающего компаратор напряжения, вход которого является выходом схемы выборки и хранения разностного сигнала и подключен через ключ выборки к источнику напряжения, не превышающего напряжения питания АЦП2 и не меньшего VrefLV, через конденсаторную матрицу С0 к входу АЦП2, а через конденсаторную матрицу С1 к ключам выхода ЦАП2, содержащего второй последовательный резистивный делитель Rdiv2, подключенный между выводом опорного напряжения Vrefm и выходом источника VrefLV, причем источник VrefLV включает буферный усилитель с входом, подключенным к отводу Rdiv1 с напряжением Vrefm+(C0/C1)·Vref/2 ^(K-1), выходом, подключенным к выходу источника VrefLV, и схему калибровки напряжения источника VrefLV.

2. N-разрядный АЦП по п.1, отличающийся тем, что низковольтный N-K+1-разрядный АЦП2 последовательного приближения включает N-К-М+1-разрядный ЦАП2 с последовательным резистивным делителем Rdiv2 и дифференциальный компаратор напряжения, один из входов которого является выходом схемы выборки и хранения разности входного сигнала АЦП и выходного напряжения ЦАП1 и подключен через конденсаторную матрицу С0 к входу АЦП2, а через конденсаторную матрицу С1 к ключам выхода ЦАП2, второй вход компаратора через конденсаторные матрицы С2, С3, идентичные матрицам С0, С1, и матрицу ключей, образующих М-разрядный ЦАП3 на переключаемых конденсаторах, подключен к Vrefm и, по крайней мере, одному младшему отводу делителя Rdiv2, оба входа компаратора через ключи выборки также подключены к источнику напряжения с величиной, не превышающей напряжения питания АЦП2 и не меньшей VrefLV.

3. N-разрядный АЦП по п.1, отличающийся тем, что схема калибровки напряжения источника VrefLV включает ЦАП, корректирующий смещение нуля буферного усилителя, и коммутатор, по крайней мере, одного из отводов Rdiv1 с напряжением равным или большим Vrefm+Vref/2^(K-1) к входу АЦП, по крайней мере, одного из отводов Rdiv1 с напряжением на Vref/2 ^(K-1) меньшим к выходу ЦАП1, а выхода источника VrefLV к выходу ЦАП2.

4. Способ калибровки АЦП по п.3, отличающийся тем, что при калибровке напряжения низковольтного опорного источника VrefLV к выходу ЦАП2 постоянно подключают выход источника VrefLV, ко входу АЦП поочередно подключают все отводы Rdiv1 с напряжением равным или большим Vrefm+Vref/2^(K-1), при этом к выходу ЦАП1 поочередно подключают отводы Rdiv1 с напряжением на Vref/2^(K-1) меньшим напряжения на входе АЦП, после каждого подключения ключевые схемы формируют на входе АЦП2 разность напряжений близкую к Vref/2^(K-1) , компаратор АЦП2 сравнивает ее с напряжением источника VrefLV, a схема калибровки выходного напряжения усилителя анализирует состояние выхода компаратора АЦП2 и методом последовательного приближения подстраивает напряжение смещения буферного усилителя корректирующим ЦАП и, тем самым, подстраивает выходное напряжение низковольтного опорного источника VrefLV к величине разностного напряжения на входе АЦП2 в соответствующем сегменте Rdiv1 с учетом ошибки емкостного делителя С0/С1 и компаратора АЦП2, цифровые коды корректирующего ЦАП запоминают и используют для корректировки величины напряжения VrefLV при работе ЦАП1 в соответствующих сегментах Rdiv1.

Описание изобретения к патенту

Изобретение относится к электронике и может быть использовано в микроэлектронных системах обработки аналоговых сигналов и преобразования аналоговой информации в цифровую, в частности, при разработке прецизионных аналого-цифровых преобразователей (АЦП).

Цель изобретения - уменьшение абсолютной погрешности и площади кристалла интегральных прецизионных АЦП последовательного приближения, а также повышение его быстродействия. Абсолютная погрешность АЦП включает ошибки смещения нуля, погрешности шкалы и интегральной нелинейности.

Известно множество схем АЦП последовательного приближения, однако наименьшую абсолютную погрешность преобразования способен обеспечить АЦП последовательного приближения на основе N-разрядного ЦАП с последовательным резистивным делителем из 2^N резисторов, включенных между выводами опорного источника и не менее 2^N ключей, описанный в патенте США № 4146882 М. Кл. Н03К 13/02, опубликованный 27 марта 1979 г. Малая абсолютная погрешность преобразования в таком АЦП достигается за счет минимальных ошибок смещения нуля и полной шкалы, а также малой нелинейности последовательного резистивного делителя, привязанного к выводам опорного источника. Однако для высокоразрядных АЦП количество резисторов и размеры резистивного делителя становятся неприемлемо велики. Кроме того, большие размеры резистивного делителя приводят к ухудшению интегральной нелинейности АЦП уже за счет влияния систематической погрешности согласования сопротивлений групп резисторов делителя, расположенных на значительных расстояниях друг от друга.

Наиболее близким к заявляемому является двухкаскадный АЦП последовательно-параллельного преобразования, описанный в книге Ф.Аллен и Э.Санчес-Синенсио: "Электронные схемы с переключаемыми конденсаторами», М.: Радио и связь, 1989 г., стр.434-435, рис.7.7.3.

Известный двухкаскадный N-разрядный АЦП включает: параллельный N/2 разрядный АЦП1 и N/2 разрядный ЦАП1 с общим последовательным резистивным делителем из 2^N/2 резисторов, вычитатель-умножитель, формирующий умноженную на 2^N/2 разность входного сигнала и выходного напряжения ЦАП1, и параллельный N/2 разрядный АЦП2 со вторым последовательным резистивным делителем из 2^N/2 резисторов. Двухкаскадный АЦП осуществляет двухтактное преобразование входного сигнала: на первом такте АЦП1 определяет N/2 старших разрядов, вычитатель-умножитель формирует умноженную на 2^N/2 разность входного сигнала и выходного напряжения ЦАП1, которая на втором такте преобразуется в АЦП2, определяющим N/2 младших разрядов. Очевидно, что для двухкаскадного N-разрядного АЦП требуется существенно меньшее количество резисторов и ключей, но необходимы 2*(2 ^N/2-1) компараторов (вместо одного) и схема вычитателя-умножителя на переключаемых конденсаторах с операционным усилителем. В связи с тем что преобразование осуществляется всего за два такта, этот АЦП имеет существенно более высокое быстродействие по сравнению с АЦП последовательного приближения.

Основным недостатком известного АЦП является необходимость умножения разности входного сигнала и выходного напряжения K=N/2 разрядного ЦАП1 на 2 ^K аналоговым умножителем на переключаемых конденсаторах с быстродействующим прецизионным операционным усилителем, что ведет к увеличению всех составляющих погрешностей АЦП (смещения нуля, погрешности шкалы, интегральной и дифференциальной нелинейности) за счет ошибок согласования емкостей конденсаторов, нелинейности их вольт-фарадных характеристик, инжекции зарядов ключами, смещения нуля и ошибки усиления усилителя и их зависимости от величины преобразуемого напряжения. В известном 2-х или более каскадном АЦП обычно используется цифровая коррекция ошибок преобразования компараторов АЦП1 за счет увеличения на единицу разрядности АЦП2, при этом нецелесообразно использовать разрядность АЦП в каждом каскаде (К) более 5 из-за резкого увеличения количества компараторов (2^K-1) и возрастания их сложности вследствие уменьшения диапазона корректируемой ошибки компараторов. Диапазон корректируемой ошибки компараторов Vref/2^K+1 , где Vref - опорное напряжение АЦП. Таким образом, для реализации, например, 12 разрядного АЦП необходимо использовать уже трехкаскадную схему с двумя дополнительными разрядами для цифровой коррекции (5-разрядный АЦП1/ЦАП1 плюс 5-разрядный АЦП2/ЦАП2 плюс 4-разрядный АЦП3) и две схемы вычитателя-умножителя на 32, увеличивающие погрешности АЦП. Отметим, что последовательный резистивный делитель при соответствующих размерах резисторов может обеспечить точность, достаточную для 16-18-разрядных АЦП. Напротив, вычитатель-умножитель с большим коэффициентом умножения обычно имеет точность не выше 12 разрядов из-за погрешностей напряжения смещения и коэффициента умножения, зависящих от величины преобразуемого напряжения и поэтому не поддающихся полной коррекции цифровыми или аналоговыми методами.

Кроме того, все компараторы, аналоговые ключи ЦАП со схемами управления, вычитатели-умножители должны иметь напряжение питания не меньшее, чем напряжения обрабатываемого аналогового сигнала и опорного источника, что не позволяет использовать в них быстродействующие и плотноупакованные низковольтные КМОП элементы, доступные в современных технологиях. Например, низковольтные КМОП транзисторы в 0,18-0,13 мкм технологиях требуют напряжения питания 1-1,2 В, тогда как для АЦП часто необходимо преобразование аналогового сигнала более 2,5 В.

Целью настоящего изобретения является уменьшение абсолютной погрешности преобразования и площади кристалла интегральных прецизионных АЦП последовательного приближения, а также повышение его быстродействия.

Поставленная цель достигается тем, что N-разрядный АЦП, включающий К-разрядные АЦП1 и ЦАП1 с общим последовательным резистивным делителем Rdiv1, включенным между положительным Vrefp и отрицательным Vrefm выводами опорного источника с напряжением Vref, схему формирования разностного сигнала входа АЦП и выходного напряжения ЦАП1, N-K+1 - разрядный АЦП2 и блок управления с цифровой коррекцией ошибок АЦП1, содержит дополнительный низковольтный источник опорного напряжения VrefLV с напряжением, меньшим напряжения питания АЦП2, схема формирования разностного сигнала выполнена на паре противофазных ключей с двумя входами, подключенными соответственно к входу АЦП и выходу ЦАП1 и общим выходом, подключенным к входу низковольтного АЦП2 последовательного приближения, включающего компаратор напряжения, вход которого является выходом схемы выборки и хранения разностного сигнала, и подключен через ключ выборки к источнику напряжения, не превышающего напряжения питания АЦП2 и не меньшего VrefLV, через конденсаторную матрицу С0 к входу АЦП2, а через конденсаторную матрицу С1 к ключам выхода ЦАП2, содержащего второй последовательный резистивный делитель Rdiv2, подключенный между выводом опорного напряжения Vrefm и выходом источника VrefLV, причем источник VrefLV включает буферный усилитель с входом, подключенным к отводу Rdiv1 с напряжением Vrefm+(C0/C1)*Vref/2^(K-1) , выходом, подключенным к выходу источника VrefLV, и схему калибровки напряжения источника VrefLV.

Поставленная цель повышения быстродействия и уменьшения абсолютной погрешности преобразования и площади кристалла интегральных прецизионных АЦП последовательного приближения достигается так же и тем, что в частном случае реализации N-разрядного АЦП низковольтный N-K+1-разрядный АЦП2 последовательного приближения включает N-K-M+1-разрядный ЦАП2 с последовательным резистивным делителем Rdiv2 и дифференциальный компаратор напряжения, один из входов которого является выходом схемы выборки и хранения разности входного сигнала АЦП и выходного напряжения ЦАП1 и подключен через конденсаторную матрицу С0 к входу АЦП2, а через конденсаторную матрицу С1 к ключам выхода ЦАП2, второй вход компаратора через конденсаторные матрицы С2, С3, идентичные матрицам С0, С1, и матрицу ключей, образующих М-разрядный ЦАП3 на переключаемых конденсаторах, подключен к Vrefm и по, крайней мере, одному младшему отводу делителя Rdiv2, оба входа компаратора через ключи выборки также подключены к источнику напряжения с величиной, не превышающей напряжения питания АЦП2 и не меньшей VrefLV.

Поставленная цель уменьшения абсолютной погрешности преобразования достигается также и тем, что в частном случае реализации N-разрядного АЦП схема калибровки выходного напряжения источника VrefLV включает ЦАП, корректирующий смещение нуля буферного усилителя источника, и коммутатор, по крайней мере, одного из отводов Rdiv1 с напряжением равным или большим Vrefm+Vref/2^(K-1) к входу АЦП, по крайней мере, одного из отводов Rdiv1 с напряжением на Vref/2^(K-1) меньшим к выходу ЦАП1, а выхода источника VrefLV к выходу ЦАП2.

Поставленная цель уменьшения абсолютной погрешности преобразования АЦП достигается также и способом калибровки напряжения VrefLV низковольтного опорного источника в АЦП, при котором к выходу ЦАП2 постоянно подключают выход источника VrefLV, ко входу АЦП поочередно подключают все отводы Rdiv1 с напряжением равным или большим Vrefm+Vref/2 ^(K-1), при этом к выходу ЦАП1 поочередно подключают отводы Rdiv1 с напряжением на Vref/2^(K-1) меньшим напряжения на входе АЦП, после каждого переключения на входе АЦП2 формируют разность напряжений близкую к Vref/2 ^(K-1), компаратор АЦП2 сравнивает ее с напряжением опорного источника VrefLV, а схема калибровки выходного напряжения усилителя анализирует состояние выхода компаратора АЦП2 и методом последовательного приближения подстраивает напряжение смещения буферного усилителя корректирующим ЦАП и тем самым подстраивает выходное напряжение низковольтного опорного источника VrefLV к величине разностного напряжения на входе АЦП2 в соответствующем сегменте Rdiv1 с учетом ошибки емкостного делителя С0/С1 и компаратора АЦП2. Цифровые коды корректирующего ЦАП запоминают и используют для корректировки величины напряжения VrefLV при работе ЦАП1 в соответствующих сегментах Rdiv1.

Сущность изобретения поясняется чертежами:

На Фиг.1 представлена структурная схема N-разрядного АЦП по п.1, включающего К-разрядный параллельный АЦП1 110 и К-разрядный ЦАП1 120 с общим последовательным резистивным делителем 130, включенным между положительным Vrefp 102 и отрицательным Vrefm 103 выводами источника опорного напряжения Vref, низковольтный N-K+1 разрядный АЦП2 140 последовательного приближения, дополнительный низковольтный источник опорного напряжения VrefLV 160 с напряжением, меньшим напряжения питания АЦП2 (VddLV) 105, схему формирования разностного сигнала входа АЦП и выходного напряжения ЦАП1 на паре противофазных ключей S1 171 и S2 172 со входами, подключенными к входу АЦП 101 и выходу ЦАП1 и общим выходом, подключенным к входу АЦП2 104, включающего компаратор напряжения (КН) 141, вход которого является входом схемы выборки и хранения разностного сигнала, и подключен через ключ (S5) 143 выборки к источнику напряжения 144, не превышающего VddLV и не меньшего VrefLV, через конденсаторную матрицу С0 145 к входу АЦП2 104, а через конденсаторную матрицу С1 146 к ключам S3 147 и S4 148 выхода ЦАП2 142, содержащего второй последовательный резистивный делитель Rdiv2, подключенный между выводом опорного напряжения Vrefm 103 и выходом источника VrefLV 163. Источник VrefLV 160 включает буферный усилитель 161 с входом, подключенным к отводу Rdiv1 134 с напряжением Vrefm+(С0/С1)*Vref/2 ^(K-1), выходом к выходу источника VrefLV и схему калибровки 162 выходного напряжения источника VrefLV. Состояние ключей S1, S2, S3, S4, S5, S6 на Фиг.1, 5, 6, 7 приведено для фазы преобразования, для фазы выборки входного сигнала состояние ключей инверсное.

Здесь и далее первая цифра в обозначениях элементов соответствует номеру фигуры, а вторая и третья цифры, обозначающие сам элемент, одинаковы для одинаковых элементов на всех фигурах.

На Фиг.2 представлена структурная схема К-разрядного параллельного АЦП1 210 и К-разрядного ЦАП1 220 для N-разрядного АЦП по п.1, включающих общий последовательный резистивный делитель Rdivl 230, включенный между положительным Vrefp 202 и отрицательным Vrefm 203 выводами опорного источника с напряжением Vref. Делитель Rdiv1 состоит из 2^K+1 резисторов 231-ХХ с отводами на входы 2^K-1 компараторов 211-ХХ АЦП1 и на 2^K ключей 221-XX ЦАП1 через каждые 2 резистора, причем отвод на первый компаратор выполнен через 3 резистора от Vrefm, а отвод на первый ключ ЦАП1 выполнен от Vrefm. Объединенные выходы всех ключей ЦАП1 образуют его выход 222. Дополнительный низковольтный источник опорного напряжения VrefLV 260, включающий буферный операционный усилитель (БОУ) 261 с единичным усилением, подключенный неинвертирующим входом к отводу Rdiv1 между 4 и 5 резисторами вместе с ключом 221-Sd3, что соответствует напряжению делителя Vrefm+(C0/C1)*Vref/2 ^(K-1) при С0/С1=1. При целочисленном значении С0/С1, отличном от единицы, вход усилителя должен быть подключен к отводу делителя с напряжением, умноженным на С0/С1. Источник опорного напряжения имеет также схему калибровки 262 величины выходного напряжения буферного усилителя, подключенного к выходу низковольтного опорного источника VrefLV 263.

На Фиг.3 представлена диаграмма напряжения на входе компаратора 141 АЦП2 (в цепи 181) в зависимости от входного напряжения АЦП 301, формируемого при работе АЦП ключами S1 171, S2 172 и конденсатором (конденсаторной матрицей) С0 145. Утолщенные линии соответствует работе идеального АЦП1, а пунктирные линии нормальной ширины показывают возможные напряжения при ошибках срабатывания компараторов АЦП1 в диапазоне правильной работы схемы цифровой коррекции ошибок компараторов АЦП1.

На Фиг.4 представлена схема размещения резисторов 431-ХХ прецизионного делителя Rdiv1 АЦП1 и ЦАП1, обеспечивающая за счет сворачивания последовательного делителя в матрицу с центральной симметрией компенсировать погрешности согласования суммы сопротивлений пар смежных резисторов, связанные с градиентами слоевого сопротивления и геометрических размеров. Отводы делителя 432-ХХ подключены к ключам ЦАП1 410, а отводы делителя 433-ХХ подключены к компараторам АЦП1 420.

На Фиг.5 представлена структурная схема низковольтного (N-K+1) разрядного АЦП2 последовательного приближения для N-разрядного АЦП по п.2, включающего N-K-M+1-разрядный ЦАП2 542 с последовательным резистивным делителем Rdiv2 и дифференциальный компаратор напряжения 541, один из входов 581 которого является выходом схемы выборки и хранения разности входного сигнала АЦП и выходного напряжения ЦАП1 и подключен через конденсаторную матрицу С0 545 к входу АЦП2 504, а через конденсаторную матрицу С1 546 к ключам выхода ЦАП2 547, 548, второй вход компаратора через конденсаторные матрицы С2 555, С3 556, (идентичные матрицам С0, С1) и матрицу ключей 550, образующих М-разрядный ЦАП3 на переключаемых конденсаторах, подключен к Vrefm 503 и, по крайней мере, одному младшему отводу делителя Rdiv2 554, оба входа компаратора 541 через ключи выборки 543, 543а (S5, S6) также подключены к источнику напряжения 544 с величиной, не превышающей напряжения питания АЦП2 VddLV2 и не меньшей VrefLV. Стрелками в цепях 504, 582, 551, 581, 553 и на выходе компаратора 541 на Фиг.5 показано направление изменения потенциала при переходе АЦП из фазы выборки входного сигнала в фазу преобразования.

На Фиг.6(a,b,c,d) представлены примеры реализации схем М-разрядных ЦАП3 на переключаемых конденсаторах по п.2 для разных М. Простейшая реализация одноразрядного ЦАП (Фиг.6а: М=1) требует всего два дополнительных ключа 650, коммутирующих конденсаторы 655, 656 между Vrefm и отводом 654 от делителя Rdiv2 с весом 1 единица младшего разряда (ЕМР) ЦАП2. Двухразрядный ЦАП3 (Фиг.6b: М=2) может быть выполнен с 6 дополнительными ключами 650 и разбиением конденсаторов 655, 656 на 2 равные части каждый, что обычно делается для размещения их с центральной симметрией, обеспечивающей лучшее согласование емкостей. Также двухразрядный ЦАП3 может быть выполнен с 4 ключами 650 (Фиг.6 с), коммутирующими конденсаторы 655, 656 между Vrefm и отводами от делителя Rdiv2 654 и 654а с весами 1 и 0,5 ЕМР ЦАП2, причем отвод с весом 0,5 ЕМР ЦАП2 реализуется выполнением первого резистора делителя Rdiv2 из 4-х резисторов с последовательно-параллельным соединением. Трехразрядный ЦАП3 (Фиг.6d: М=3) выполнен с 8 дополнительными ключами 650 с использованием двух отводов 654 и 654а делителя Rdiv2 с весами 1 и 0,5 ЕМР ЦАП2 и разбиением конденсаторов 655, 656 на две части. ЦАП3 с разрядностью большей 3-х могут быть выполнены аналогично, разбиением конденсаторов 655, 656 на 4 и более частей или использованием дополнительных отводов Rdiv2 ЦАП2 с весами 0,25 ЕМР ЦАП2 и меньше. Следует отметить, что приведенные схемы двух- и трехразрядных ЦАП3 требуют равенства всех конденсаторов С2, С3, C0, С1 (555, 556, 545, 546 Фиг.5), однако существуют реализации аналогичных ЦАП3 и для конденсаторов с двоично-взвешенными емкостями, например, С3=С1=2*С0=2*С2.

На Фиг.7 приведена схема источника опорного напряжения VrefLV по п.3 и организации его калибровки по способу п.4. Неинвертирующий вход буферного усилителя (БОУ) 761 источника опорного напряжения VrefLV 760 подключен здесь между 4 и 5 резисторами 731-4, 731-5 делителя Rdiv1 730, что соответствует напряжению делителя Vrefm+(C0/C1)*Vref/2 ^(K-1) при С0/С1=1. При целочисленном значении С0/С1, отличном от единицы, вход усилителя должен быть подключен к отводу делителя с напряжением, умноженным на С0/С1.

Схема калибровки 762 источника опорного напряжения VrefLV 760 включает ЦАП 764 подстройки смещения нуля буферного усилителя, управляемый выходом компаратора АЦП2 741 через регистр последовательного приближения (РПП) 765, коммутатор 766, подключающий выход источника VrefLV 763 к выходу ЦАП2, и коммутатор 767, подключающий, по крайней мере, один из отводов делителя Rdiv1 730 с напряжением равным или большим Vrefm+Vref/2 ^(K-1) к аналоговому входу АЦП 701. При этом схема калибровки 762 подключает к выходу ЦАП1 722, по крайней мере, один из отводов делителя Rdiv1 730 с напряжением на Vref/2^(К-1) меньшим напряжения, подключенного к входу АЦП.

Заявляемый N-разрядный АЦП (см. Фиг.1) работает описанным ниже образом.

В фазе выборки входной аналоговый сигнал поступает на вход параллельного К-разрядного АЦП1 110 и одновременно через замкнутый ключ S1 171 на вход N-K+1-разрядного низковольтного АЦП2 140 последовательного приближения, при этом вход компаратора 141 АЦП2 через замкнутый ключ S5 143 подключен к любому источнику напряжения 144 в диапазоне от низковольтного напряжения питания АЦП2 (VddLV) до напряжения низковольтного источника опорного напряжения (VrefLV) и компаратор 141 находится в состоянии обнуления для автокоррекции смещения нуля входа. Выход ЦАП2 142 в фазе выборки отключен ключом S3 147 и узел 182 ключом S4 148 подключен к Vrefm 103. Отметим, что функции ключей S3 147 и S4 148 могут выполнять ключи ЦАП2.

2^K-1 компараторов АЦП1 сравнивают входной сигнал с 2^K-1 напряжениями, формируемыми общим резистивным делителем АЦП1 и ЦАП1 Rdiv1, подключенным между выводами опорного напряжения Vrefm и Vrefp. Результатом параллельного (однотактного) преобразования АЦП1 являются К старших разрядов выходного кода АЦП и выбранный ключ ЦАП1, коммутирующий на выход ЦАП1 отвод Rdiv1 с ближайшим меньшим входного сигнала потенциалом. Момент выборки входного сигнала определяется моментом размыкания ключа S5 143 АЦП2 и в этот же момент компараторы АЦП1 фиксируют свое состояние. При этом допустима ошибка срабатывания компараторов величиной менее VRef/2^К+1, которая будет скорректирована цифровой коррекцией за счет избыточной на 1 бит разрядности АЦП2. После размыкания ключа S5 143 начинается фаза преобразования АЦП2, в которой размыкается ключ S1 171 и замыкается ключ S2 172, уменьшая напряжение на входе АЦП2 104 на величину разностного сигнала входа АЦП и выходного напряжения ЦАП1. Емкостной делитель C0/С1 передает на вход компаратора 141 АЦП2 (узел 181) разностный сигнал, уменьшающий потенциал узла 181 относительно исходного (в состоянии обнуления) уровня на величину (Vан.вх.-Vцап2вых)*С0/(С0+С1) (см. Фиг.3). Блок управления АЦП2 149 анализирует состояние выхода компаратора и организует процедуру последовательного приближения, формируя на выходе ЦАП2 142 напряжение, возвращающее потенциал в узле 181 к исходному уровню. N-K+1-разрядный ЦАП2 выполнен на основе последовательного резистивного делителя Rdiv2, подключенного между Vrefm и выходом низковольтного источника опорного напряжения VrefLV 163, и матрицы низковольтных ключей.

Емкостной делитель С0/С1, уменьшая величину полезного сигнала на входе компаратора АЦП2, снижает отношение сигнал/шум, что ведет к ухудшению точности преобразования. Поэтому целесообразно уменьшать величину С1 до 0,5*С0 или 0,25*С0 с одновременным пропорциональным увеличением напряжения VrefLV, что снижает негативный эффект уменьшения амплитуды полезного сигнала. При этом для обеспечения высокого быстродействия, точности и уменьшения площади кристалла АЦП2 напряжение низковольтного источника VrefLV должно оставаться ниже напряжения питания АЦП2 (VddLV), что позволяет существенно упростить схемы источника VrefLV, ЦАП2 и компаратора АЦП2.

Отметим, что потенциал в узле 181 в фазе преобразования может изменяться относительно исходного потенциала в фазе выборки только в сторону уменьшения на величину не более VrefLV, следовательно, напряжение источника, подключаемого к узлу 181 в фазе выборки ключом S5 145, должно быть не ниже VrefLV. Максимальное напряжение в узле 181 в фазе выборки может быть равно напряжению питания АЦП2 (VddLV).

Поставленная цель повышения скорости и уменьшения площади кристалла интегральных АЦП последовательного приближения достигается эффективным использованием элементной базы современных субмикронных технологий, имеющих элементы (КМОП) не менее чем для 2-х напряжений питания. Низковольтные элементы с высокой плотностью упаковки и быстродействием используют для основных внутренних блоков, а элементы с повышенным напряжением питания и, как следствие, большими размерами и меньшим быстродействием используют для выполнения высоковольтных функций и периферийных схем сопряжения с внешними устройствами. В заявляемом АЦП только компараторы АЦП1, ключи ЦАП1 и схемы формирования разностного сигнала используют высокое напряжение питания, обеспечивая обработку входного сигнала АЦП в диапазоне всего этого напряжения питания. При этом компараторы АЦП1 просты в реализации, поскольку имеют большой диапазон допустимой ошибки, исправляемой цифровой коррекцией, а также не требуют высокой скорости, так как срабатывают только один раз в момент выборки входного сигнала. В то же время основной блок: АЦП2 последовательного приближения, определяющий точность, быстродействие и размеры всего кристалла, полностью выполняется на низковольтных, плотноупакованных, быстродействующих элементах.

Поставленная цель уменьшения абсолютной погрешности преобразования достигается использованием только последовательных резистивных делителей в обоих ЦАП, минимизирующих ошибки смещения нуля, полной шкалы и дифференциальной нелинейности, а также отсутствием умножителей с операционными усилителями. Возможные погрешности, связанные с нелинейностью сопротивления резисторов Rdiv1 и емкости конденсаторов С0, С1, ошибкой отношения С0/С1, ошибкой компаратора АЦП2 и неточностью напряжения VrefLV могут быть устранены калибровкой напряжения VrefLV.

Заявляемый АЦП имеет два основных источника ошибок, которые не могут быть скорректированы: погрешность согласования сопротивлений резисторов Rdiv1, приводящая к увеличению интегральной нелинейности АЦП, и погрешность компаратора АЦП2, связанная с ограниченным коэффициентом усиления и входным шумом, приводящая к шуму АЦП. При достаточно больших размерах резисторов делителя Rdiv1 и специальной схеме их размещения в виде свернутой матрицы с центральной симметрией (см., например, Фиг.4) последовательный резистивный делитель может обеспечить точность, достаточную для реализации 16-разрядных АЦП (0,0015%). Заметим, что аналогичное размещение резисторов в виде свернутой матрицы с центральной симметрией должен иметь и делитель ЦАП2. Прецизионный компаратор АЦП2, помимо высокого усиления, должен иметь схему компенсации (автокоррекции) смещения нуля входа, которое приводит к смещению нуля и интегральной нелинейности АЦП. Кроме того, для обеспечения возможности точной компенсации смещения нуля входное напряжение компаратора, при котором выполняется компарирование, должно соответствовать входному напряжению, при котором проводится компенсация смещения, и не должно зависеть от входного сигнала АЦП. Описанная схема АЦП2 (Фиг.1) обеспечивает постоянство входного напряжения компаратора при его переключении и тем самым позволяет более точно компенсировать напряжение смещения нуля компаратора.

Поскольку разрядность АЦП1 ограничена уровнем К меньше 5 из-за резкого возрастания требуемого количества компараторов и их сложности, для реализации высокоразрядных АЦП необходима большая разрядность и АЦП2. Например, для 16-разрядного АЦП при 4-разрядном АЦП1 требуемая разрядность АЦП2 (16-4+1)=13, следовательно, для АЦП по п.1 (Фиг.1) разрядность ЦАП2 также 13, что требует 2¹³=8192 резисторов и несколько большее количество ключей. Очевидно, площадь такого ЦАП2 достаточно велика. Можно уменьшить разрядность ЦАП2 введением ЦАП3 на переключаемых конденсаторах в цепь второго входа дифференциального компаратора, как показано на Фиг.5, в соответствии с п.2 формулы. Если разрядность ЦАП3 М=4, то разрядность ЦАП2 уменьшается до 9 (512 резисторов), таким образом площадь кристалла под ЦАП2 уменьшается в 16 раз, в то время как для ЦАП3 требуется небольшое количество ключей и емкостной делитель С2/С3, идентичный делителю С0/С1. Очевидно, что помимо значительного уменьшения площади ЦАП2, введение ЦАП3 также повышает быстродействие АЦП, так как выходная емкость ЦАП2, определяемая количеством его ключей, также уменьшается в 16 раз. Отметим, что каждый из конденсаторов С0, C1, C2, С3 в общем случае может быть матрицей из нескольких (2, 4, 8...) параллельно включенных идентичных конденсаторов. Примеры реализации схем М-разрядных ЦАП3 для М=1, 2, 3 приведены на Фиг.6.

Рассмотрим работу простейшего ЦАП3 с М=1. В исходном состоянии (фаза выборки входного сигнала) конденсатор C2 через замкнутый ключ подключен к дополнительному выводу 654 ЦАП2 с весом 1 ЕМР (отвод от первого резистора делителя Rdiv2). При необходимости подачи на вход компаратора сигнала с весом 0,5 ЕМР ЦАП2 ключи переключают С2 на Vrefm, в результате чего в узле 653 формируется отрицательный перепад напряжения 0,5 ЕМР за счет емкостного делителя С2/С3 (при С2=С3). Поскольку ЦАП2 и ЦАП3 подключены к разнофазным входам дифференциального компаратора, полярность сигналов на их выходах должна быть также противофазной.

Использование дифференциального компаратора АЦП2 с симметричным подключением его входов к конденсаторам С0, С1 и С2, С3 в соответствии с Фиг.5, по п.2 формулы также позволяет снизить погрешность преобразования за счет компенсации погрешностей компаратора, связанных с паразитными емкостями в узлах 581, 553 и инжекцией зарядов ключами S5 543, S6 543а в эти узлы.

Для обеспечения максимально возможной точности преобразования АЦП необходимо точно согласовать масштаб преобразования АЦП2, определяемый величиной VrefL V, с величиной напряжения соответствующего сегмента ЦАП1. Самыми значимыми источниками этого несоответствия является напряжение смещения нуля буферного усилителя VrefLV и погрешность отношения емкостей C0/С1. Для устранения влияния этих погрешностей достаточно провести однократную калибровку напряжения VrefLV, например, подстройкой напряжения смещения нуля буферного усилителя. Для однократной калибровки проводят:

- на выход ЦАП2 подключают выход источника VrefLV;

- подключают к входу АЦП один из отводов Rdiv1 с напряжением равным или большим Vrefm+Vref/2^(K-1), а к выходу ЦАП1 отвод Rdiv1 с напряжением на Vref/2^(K-1) меньшим напряжения, подключенного к входу АЦП;

- перекоммутируют ключи S1, S2, S3, S4, запирая ключи S1, S4 и отпирая ключи S2, S3, в результате чего в узле 181 на входе компаратора АЦП2 выделится разность напряжений, соответствующая ошибке VrefLV (ошибке масштаба преобразования АЦП2);

- проводят подстройку напряжения смещения нуля буферного усилителя VrefLV последовательным приближением, управляя подстроечным ЦАП с помощью регистра последовательного приближения, анализирующего состояние выхода компаратора АЦП2;

- сохраняют входной код подстроечного ЦАП и используют его при работе АЦП в режиме преобразования для получения калиброванного напряжения VrefLV.

Однако существуют и источники погрешностей второго порядка, не устраняемые однократной калибровкой, например, погрешность согласования и нелинейность сопротивления резисторов делителя Rdiv1 и погрешность отношения C0/С1, вызываемая нелинейностью их вольт-фарадных характеристик. Для устранения погрешностей АЦП, вызванных указанными причинами, проводят индивидуальную калибровку VrefLV во всех сегментах ЦАП1, для чего поочередно подключают к аналоговому входу АЦП все отводы делителя Rdiv1 с напряжением равным или большим Vrefm+Vref/2 ^(K-1), а к выходу ЦАП1 также поочередно отводы Rdiv1 с напряжением на Vref/2^(K-1) меньшим напряжения, подключенного к входу АЦП. При каждом подключении проводят процедуру подстройки смещения нуля буферного усилителя, запоминают цифровые коды корректирующего ЦАП и используют их для корректировки величины напряжения VrefLV при работе ЦАП1 в соответствующих сегментах Rdiv1.

Калибровку VrefLV можно проводить, например, автоматически при включении питания АЦП или по необходимости, запуская процедуру калибровки специальной командой.

В таблице 1 приведены источники погрешностей, влияющие на статические точностные характеристики заявляемого АЦП, формулы для оценки их величины и способы устранения или уменьшения влияния этих погрешностей на точностные характеристики АЦП после калибровки VrefLV.

Таблица 1. Статические точностные характеристики заявляемого АЦП и их источники
№	Источник погрешности	Формула оценки величины погрешности	Смещение нуля	Погрешность шкалы	Интегральная нелинейность	Дифференциальная нелинейность
1	Погрешность согласования R1 (Rdiv1, ЦАП1)	3 2R1/2K-N/100 (ЕМР)	-	-	+	+
2	Нелинейность R1 (Rdiv1, ЦАП1)	(dR1/dV)*Vref/2K-N (ЕМР)	-	-	+ примеч.8	-
3	Сопротивление выводов Vrefp, Vrefm	2 N*(Rvrefpin/Rdiv1) (ЕМР)	+	+	-	-
4	Ошибки срабатывания компараторов АЦП1	<(Vref/2K+1 ) (В)	-	-	+ примеч.5	+ примеч.5
5	Погрешность VrefLV	<10 мВ	-	+ примеч.6	+ примеч. 6	+ примеч.6
6	Погрешность отношения (C0/С1),	3 C=0,5% соответствует 3 мВ	-	+ примеч.6	+ примеч.6	+ примеч.6
7	Нелинейность C0, С1	dC/dV=0,5% соответствует 2,5 мВ	-	+ примеч.6	+ примеч.6	+ примеч.6
8	Погрешность согласования R2(Rdiv2, ЦАП2)	2M*3 R2/100 (ЕМР)	-	+ примеч.6	+	+
9	Погрешность согласования С0-С3 (ЦАП3)	2 M*3 C/100 (ЕМР)	-	+ примеч.6	+	+
10	Смещение нуля компаратора АЦП2	<0,05 мВ	+ примеч.7	-	-	-
11	Чувствительность компаратора АЦП2	(Vdd/Ku)*(2N/Vref) (ЕМР)	+	+	+	+
Примечания: 1. 2R1, R2, C - среднеквадратические ошибки отношений сопротивлений пар смежных резисторов Rdiv1, резисторов Rdiv2 и емкостей конденсаторов соответственно (в %).
2. dR1/dV, dC/dV - величины нелинейности сопротивления резисторов Rdiv1 и емкостей конденсаторов соответственно. 3. Rvrefpin/Rdiv1 - отношение сопротивления выводов Vrefp (Vrefm) к полному сопротивлению делителя Rdiv1. 4. Ku - коэффициент усиления компаратора АЦП2. 5. Погрешность устраняется цифровой коррекцией. 6. Погрешность устраняется калибровкой VrefLV. 7. Погрешность устраняется автокоррекцией нуля компаратора АЦП2. 8. Нелинейность Rdiv1 может быть устранена введением индивидуальных изолирующих карманов под каждый резистор.

В таблице 2 приведены некоторые конструктивные параметры АЦП в зависимости от требуемой разрядности АЦП и разрядности его составных блоков.

Таблица 2. Конструктивные параметры АЦП в зависимости от требуемой разрядности АЦП и разрядности его составных блоков.
Разрядность АЦП и его блоков, бит						АЦП1/ЦАП 1				АЦП2
АЦП	АЦП1 ЦАП1	АЦП2	ЦАП3	ЦАП2	ЦАП коррекц. Vref	Количество R	Требуем. точность 2*R1 3 2R1,%	Количество КН1	Допуст. погрешн. КН1 мВ	VrefLV (Vref=5B) В	Количество R2 (ЦАП2)	Требуем. чувствит КН2 мВ
N	К	N-K+1	М	N-K-М+1	N-7	2К+1	1EMP*2 K	2K-1	+/-Vref/2K+1	Vref/2 K-1	2N+1/2 K+M	0,5 EMP
10	2	9	2	7	3	8	0,4	3	625	2,5	128	1,25
	3	8	2	6	3	16	0,8	7	312	1,25	64	1,25
	4	7	2	5	3	32	1,6	15	156	0,625	32	1,25
12	3	10	3	7	5	16	0,2	7	312	1,25	128	0,32
	4	9	3	6	5	32	0,4	15	156	0,625	64	0,32
14	3	12	3	9	7	16	0,05	7	312	1,25	512	0,08
	4	11	3	8	7	32	0,1	15	156	0,625	256	0,08
	5	10	3	7	7	64	0,2	31	78	0,312	128	0,08
16	4	13	3	10	9	32	0,025	15	156	0,625	1024	0,02
	5	12	3	9	9	64	0,05	31	78	0,312	512	0,02
	4	13	4	9	9	32	0,025	15	156	0,625	512	0,02
	5	12	4	8	9	64	0,05	31	78	0,312	256	0,02

Данные таблицы 2 дают возможность оптимизации структуры АЦП (величин параметров К, М) с учетом требуемой разрядности АЦП, его точностных характеристик и площади кристалла, так как увеличение К улучшает точность АЦП, но увеличивает его площадь за счет большего количества компараторов АЦП1 и более жестких требований к их точности. Увеличение М более 4-х также нецелесообразно в связи с возможной потерей монотонности АЦП2. Оптимальные с точки зрения площади кристалла и точности варианты исполнения АЦП выделены жирным шрифтом.

В таблице 3 представлены прогнозируемые параметры вариантов заявляемого АЦП с диапазоном входного аналогового сигнала и напряжением опорного источника Vref=5 В при его реализации на базе одной из реальных 0,35 мкм КМОП технологий с напряжением питания низковольтных элементов 2,5-3,3 В и напряжением питания периферийных схем 5 В.

Важнейшими параметрами для оценки площади АЦП являются технологические параметры погрешности согласования отношения сопротивлений резисторов ( _R) и емкостей конденсаторов ( _C), их поверхностное сопротивление (Rs) и удельная емкость (Суд), а также нелинейность емкостей конденсаторов (dC/dV).

Используем для оценки площади и точностных параметров АЦП:

- поликремниевый резистор с сопротивлением Rs=480 Ом/кв,

_R=2,5/(W_R*L _R)^1/2 [%*мкм], где W _R и L_R - ширина и длина резисторов;

- поликремниевый конденсатор с емкостью Суд=0,85 фФ/мкм ²,

_C=1,3/(W_C*L _C)^1/2 [%*мкм], где W _C и L_C - ширина и длина конденсаторов;

dC/dV=-0,05%/В

Оценка точностных параметров АЦП проводилась с использованием формул таблицы 1.

Оценка быстродействия выполнялась электрической симуляцией эквивалентной схемой АЦП2 с реальной схемой компаратора, использующей схему аналоговой автокоррекции смещения нуля.

Таблица 3. Прогнозируемые параметры заявляемого АЦП в зависимости от требуемой разрядности АЦП и разрядности его составных блоков для технологии 0,35 мкм.
Разрядность АЦП и его блоков, бит				Параметры АЦП
АЦП	АЦП1 ЦАП1	АЦП2	ЦАП3	Время преобразования /Такт. частота мкс/МГц	Интегральная Нелинейность	Дифференциальная Нелинейность	Смещение нуля, погрешность шкалы	Площадь кристалла
					EMP	EMP	EMP	мм 2
N	К	N-K+1	М	Tconv=Tclk*(N-K+3)	3 2R1/2K-N/100
10	2	9	2		0,25
	3	8	2	0,5/20	0,125	<0,12	<0,2	0,2
	4	7	2		<0,1
12	3	10	3	1,0/12	0,5	<0,25	0,25	0,3
	4	9	3		0,25
14	3	12	3		2
	4	11	3	1,63/8	1	<0,5	0,5	0,5*
	5	10	3		0,5
16	4	13	3		2
	5	12	3		1
	4	13	4	3,0/5	2	<1	1	1,0*
	5	12	4		1
Примечание: (*) в том числе площадь делителя Rdiv1, требуемая для обеспечения нелинейности АЦП: 0,16 мм2 для 14-разрядного АЦП и 0,64 мм2 для 16-разрядного АЦП.

Таким образом, заявляемый АЦП обладает новизной, может быть реализован и позволяет существенно улучшить точностные характеристики и быстродействие интегральных измерительных АЦП, а также уменьшить площадь их кристалла.