сдвигающий регистр
Классы МПК: | G11C19/00 Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры H03K3/037 бистабильные схемы H03M9/00 Параллельно-последовательное преобразование или наоборот |
Патентообладатель(и): | Власов Борис Михайлович (RU) |
Приоритеты: |
подача заявки:
2007-06-13 публикация патента:
20.01.2009 |
Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия и расширении перечня выполняемых элементарных операций (ЭО). Сдвигающий регистр (СР) содержит в каждом разряде два RS-триггера (5, 6), четыре логических элемента И (1-4), два элемента ИЛИ (7, 8), информационный вход (15), информационные выходы (16), шины управления приемом кода в триггеры (9, 10). Сдвигающий регистр позволяет повысить быстродействие в 2 раза и расширить перечень выполняемых ЭО в 5 (пять) раз, при этом число входов логических элементов СР увеличивается на 20% по сравнению с известными устройствами. 1 з.п. ф-лы, 2 ил.
Формула изобретения
1. Сдвигающий регистр, выполненный на элементах И, ИЛИ, НЕ, содержащий в каждом разряде первый и второй RS-триггеры, четыре элемента И, один элемент ИЛИ, информационный вход, первую и вторую шины управления приемом кода в первый и второй триггеры при выполнении операции сдвига кода, информационный выход, при этом выходы первого и третьего элементов И соединены с R-входами первого и второго RS-триггеров соответственно, выход второго элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с информационным входом, а выход упомянутого элемента ИЛИ подключен к S-входу первого триггера, первые входы первого и второго элементов И связаны с первой шиной управления приемом кода в первый триггер, первые входы третьего и четвертого элементов И соединены с второй шиной управления приемом кода во второй триггер, отличающийся тем, что нулевой и единичный выходы первого триггера i-го разряда соединены с вторыми входами третьего и четвертого элементов И (i+1)-го разряда соответственно, нулевой и единичный выходы второго триггера i-го разряда соединены с вторыми входами первого и второго элементов И (i+1)-го разряда соответственно, кроме того, введен второй элемент ИЛИ, первый и второй входы которого соединены с S-входами первого и второго триггеров, выход упомянутого элемента ИЛИ является информационным выходом i-го разряда.
2. Сдвигающий регистр по п.1, отличающийся тем, что нулевой и единичный выходы первого триггера самого старшего разряда соединены с первыми входами третьего и четвертого элементов И самого младшего разряда соответственно, третий вход четвертого элемента И подключен к входу управления операций циклического сдвига, нулевой и единичный выходы второго триггера самого старшего разряда соединены с вторыми входами первого и второго элементов И первого разряда соответственно, третий вход второго элемента И соединен с входом управления операцией циклического сдвига.
Описание изобретения к патенту
Изобретение относится к области цифровой вычислительной технике и может быть использовано в устройствах цифровой автоматики и управления различными технологическими процессами.
Известен сдвигающий регистр (далее - объект), приведенный в книге М.А.Карцева, изд-во «Наука», М., 1969 г., с.261-266, рис.2-50. Недостатком указанного объекта является наличие в каждом разряде линий временной задержки сигналов. Это усложняет технологию изготовления, снижает быстродействие работы и повышает стоимость объекта.
Известен также объект, приведенный на с.267-268, рис 2-51, того же источника. В этом объекте отсутствуют линии задержки сигналов как отдельные элементы. Функции задержки сигналов здесь выполняют вторые триггеры. Объект, построенный по такой схеме, прост, надежен в работе и широко применяется в устройствах цифровой вычислительной техники и автоматики. Однако этот объект, принятый за прототип, имеет большой недостаток, т.к. требует для сдвига кода на один разряд влево (вправо) затраты времени, равные двум временным тактам. По первому такту код числа пересылается из первого триггера во второй триггер без сдвига, а по второму такту код числа пересылается в первый триггер со сдвигом на один разряд вправо или влево. Максимальное время сдвига числа в таком объекте требует суммарного времени 2 n t (здесь n - число разрядов объекта, t - длительность одного импульса (такта) пересылки кода). К другим недостаткам прототипам следует отнести выполнение только одной операции сдвига кода. Целью изобретения является устранение недостатков прототипа, т.е. повышение быстродействия выполнения операций сдвига и расширения перечня выполняемых операций. Для этого предложен объект, выполненный на элементах И, ИЛИ, НЕ, содержащий в каждом разряде первый и второй RS-триггеры, четыре элемента И, один элемент ИЛИ, информационный вход, первую и вторую шины управления приемом кода в первый и второй триггеры при выполнении операции сдвига кода, информационный выход, при этом выходы первого и третьего элементов И соединены с R-входами первого и второго RS-триггеров соответственно, выход второго элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с информационным входом, а выход упомянутого элемента ИЛИ подключен к S-входу первого триггера, первые входы первого и второго элементов И связаны с первой шиной управления приемом кода в первый триггер, первые входы третьего и четвертого элементов И соединены с второй шиной управления приемом кода во второй триггер, отличающийся тем, что нулевой и единичный выходы первого триггера i-го разряда соединены с вторыми входами третьего и четвертого элементов И i+1-го разряда соответственно, нулевой и единичный выходы второго триггера i-го разряда соединены с вторыми входами первого и второго элементов И i+1-го разряда соответственно, кроме того, первый и второй входы второго элемента ИЛИ соединены с S-входами первого и второго триггеров, выход упомянутого элемента ИЛИ является информационным выходом i-го разряда; нулевой и единичный выходы первого триггера самого старшего разряда соединены с первыми входами третьего и четвертого элементов И самого младшего разряда соответственно, третий вход четвертого элемента И подключен к входу управления операцией циклического сдвига, нулевой и единичный выходы второго триггера самого старшего разряда соединены с вторыми входами первого и второго элементов И самого младшего разряда соответственно, третий вход второго элемента И соединен с входом управления операцией циклического сдвига.
Предлагаемый объект позволяет повысить быстродействие сдвига кода в 2 раза, расширить перечень выполняемых операций в пять раз, практически без увеличения оборудования, т.е. создается положительный эффект по быстродействию и расширению функциональных возможностей объекта. Аппаратурные затраты определяются по суммарному числу входов логических элементов одного разряда. Для предлагаемого объекта эта оценка равна 26, число выполняемых операций 5. Для реализации одной операции потребуется приблизительно по 5 входов.
Покажем, что обеспечивает основное отличительные признаки объекта.
1. Связи единичных и нулевых выходов первого и второго триггеров i-го разряда с входами элементов И старшего разряда позволяют сдвигать код влево на один разряд как за время импульса сдвига, так и во время паузы между импульсами сдвига, т.е. повысить быстродействие в два раза.
2. Подключение S-входов первого и второго триггеров к входам второго элемента ИЛИ, выход которого является информационным выходом i-го разряда, обеспечивают выдачу на информационный выход значений первого и второго триггеров.
3. Соединения выходов первого и второго триггеров самого старшего разряда с входами элементов И второго и первого триггеров самого младшего разряда обеспечивают выполнение операций циклического сдвига вправо, т.е. расширяют функциональные возможности объекта.
4. Подключение информационного входа к входу первого элемента ИЛИ позволяет принять код числа в первый триггер и переслать его через второй элемент ИЛИ на информационный выход, т.е. выполнить транзитную передачу кода на информационный выход, сохраняя код числа, хранящегося во втором триггере.
Для пояснения работы предлагаемого объекта на фиг.1 приведена функциональная схема трех разрядов, на фиг.2 предоставлена временная диаграмма работы при сдвиге кода единицы влево.
На фиг.1 приняты следующие обозначения: логические элементы И - 1-4, RS-триггеры (Tr) - 5, 6, логические элементы ИЛИ - 7, 8, шина управления (ШУ) приемом кода в Tr 5 при сдвиге - 9, ШУ приемом кода в Tr 6 при сдвиге - 10, единичный и нулевой выходы Tr 5 - 11, 12 соответственно, единичный и нулевой выходы Tr 6 - 13, 14, информационный вход (ИВх) - 15, информационный выход (ИВых) - 16, вход управления (ВУ) операцией циклического сдвига - 17.
Предлагаемый объект осуществляется следующим образом. В каждом разряде выход И 1, соединен с R-входом Tr 5, выход И 2 через ИЛИ 7 связан с S-входом Tr 5. Информационный вход 15 соединен с входом ИЛИ 7, второй его вход подключен к выходу И 2. Выход ИЛИ 7 соединен с S-входом Tr 5 и с входом ИЛИ 8, второй вход этого элемента ИЛИ подключен к выходу И 4 и S-входу Tr 6. Выход И 3 подключен к R-входу Tr 6. Первые входы И 1, 2 соединены с ШУ 9, первые входы И 3, 4 связаны с ШУ 10. Единичный и нулевой выходы Tr 5 i-го разряда соединены с вторыми входами И 4, 3 i+1-го разряда соответственно. Единичный и нулевой выходы Tr 6 i-го разряда подключены к вторым входам И 2, 1 i+1-го разряда соответственно. Единичный и нулевой выходы Tr 5 самого старшего разряда подключены к вторым входам И 4, 3 самого младшего разряда, третий вход И 4 этого разряда соединен с ВУ 17. Единичный и нулевой выходы Tr 6 самого старшего разряда соединены с вторыми входами И 2, 1 самого младшего разряда соответственно, третий вход И 2 этого же разряда связан с ВУ 17.
Рассмотрим работу объекта при выполнении операции приема кода, сдвига влево, циклического сдвига, нормализации, сдвига вправо и выдачи кода.
В исходном положении Tr 5, 6 всех разрядов установлены в нуль. На входах 15, 9, 10, 17 и на выходе 16 отсутствуют высокие потенциалы.
1. Операция приема кода. По первому временному такту (t1) выполняется элементарная операция (ЭО) приема кода в Tr 5. Прием кода осуществляется параллельно во все разряды объекта после поступления импульсов, соответствующих коду единице принимаемого числа по входам 15. Если на входе 15 i-го разряда присутствует высокий потенциал, то он поступает на вход ИЛИ 7 и далее на S-вход Tr 5 и выход 16. Таким образом в Tr 5 будет занесен код числа, поступившего по входам 15.
2. Операция сдвига кода влево. Рассмотрим выполнение этой операции на примере сдвига кода единицы, принятой в Tr 5 по первому временному такту.
По второму временному такту (t2) импульс сдвига поступает на ВУ 10. Если в Tr 5 первого разряда хранится код единицы, то высокий потенциал с единичного выхода этого триггера поступит на вход И 4 второго разряда Tr 6, при этом на S-вход Tr 6 поступит высокий потенциал и установит его в единицу. Одновременно импульс сдвига через ИЛИ 8 будет поступать на выход 16 второго разряда.
По третьему временному такту (t3) на ВУ 9 поступает третий импульс сдвига, который установит Tr 5 третьего разряда в единицу, а Tr 5 первого разряда устанавливает в нуль. При установке Tr 5 в единицу импульс сдвига проходит по цепи ШУ 9, И 2, ИЛИ 7, поступает на S-вход упомянутого триггера и устанавливает его в единицу. Одновременно с установкой Tr 5 в единицу высокий потенциал через ИЛИ 8 поступает на информационный выход третьего разряда 16.
Таким образом за два временных такта код единицы из Tr 5 первого разряда будет занесен в Tr 5 третьего разряда. Временная диаграмма работы объекта при сдвиге кода влево приведена на фиг.2.
3. Операция циклического сдвига. Выполняется аналогично сдвигу кода влево, рассматриваемом в п.2. Отличие состоит только в том, что на время выполнения этой операции на ВУ 17 подается высокий потенциал, что позволяет заносить, код Tr 5, 6 последнего разряда в Tr 6, 5 первого разряда соответственно.
4. Операция нормализации. Операция заключается в выполнении сдвига кода влево до тех пор, пока в триггерах 5 или 6 самого старшего разряда не появится код единицы. При этом с выхода ИЛИ 8 самого старшего разряда в устройство управления выработкой управляющих импульсов подается высокий потенциал окончания операции. Операция выполняется аналогично сдвигу кода, рассмотренного в п.2.
5. Операция сдвига кода вправо. Операция выполняется аналогично циклическому сдвигу, рассмотренному в п.3. При этом число сдвигов кода влево, поступающих по ШУ 10 и 9, определяется по формуле
m=n-k.
Здесь m - число сдвигов влево,
n - число разрядов объекта,
k - число разрядов, на которое требуется сдвинуть код вправо.
6. Операция выдачи кода. Выполнение выдачи кода из Tr 5, 6 рассмотрено в п.2. Добавим, что в ходе выполнение операции приема кода в Tr 5 одновременно выполняется ЭО транзитной передачи принимаемого кода на информационные выходы объекта. Такая особенность предлагаемого объекта позволяет "врезать" его в многоканальные линии передачи информации без нарушения их работы, при этом обеспечивается хранение отдельных кодов с последующим преобразованием параллельного кода в последовательный код или выдачу параллельного кода в канал передачи информации. Параллельная выдача кода, хранящегося Tr 5, осуществляется путем подачи на ШУ 10 исполнительного импульса. При этом на информационных выходах 16 код будет сдвинут на один разряд влево. Выдача кода, хранящегося в Tr 6, выполняется за счет поступления исполнительного импульса на ВУ 9. При этом код числа будет сдвинут на один разряд влево.
Таким образом, предложенный объект позволяет повысить быстродействие выполняемых операций сдвига кода в 2 раза, в пять раз расширить перечень выполняемых операций при увеличении оборудования каждого разряда на 20% по сравнению с прототипом.
Класс G11C19/00 Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры
Класс H03K3/037 бистабильные схемы
формирователь парафазного сигнала с низким активным уровнем входа управления - патент 2475952 (20.02.2013) | |
самосинхронный rs-триггер с повышенной помехоустойчивостью (варианты) - патент 2427955 (27.08.2011) | |
d-триггер с самосинхронной предустановкой - патент 2319297 (10.03.2008) | |
двухступенчатый триггер - патент 2294593 (27.02.2007) | |
счетный триггер власова - патент 2278468 (20.06.2006) | |
триггерное устройство - патент 2250557 (20.04.2005) | |
триггерное устройство - патент 2250556 (20.04.2005) | |
триггерное устройство - патент 2250555 (20.04.2005) | |
триггерное устройство - патент 2250554 (20.04.2005) | |
триггерное устройство - патент 2248664 (20.03.2005) |
Класс H03M9/00 Параллельно-последовательное преобразование или наоборот