дифференциальный компаратор с выборкой входного сигнала

Формула изобретения

1. Дифференциальный компаратор напряжения (КН) с выборкой входного дифференциального сигнала, содержащий, по крайней мере, один дифференциальный усилитель (ДУ) с парой входных МОП транзисторов первого типа проводимости с общим истоком, подключенным к источнику тока, и стоками, подключенными к стокам первой и второй пар МОП транзисторов второго типа проводимости и образующими дифференциальные выходы ДУ, причем между затворами первой пары МОП транзисторов второго типа проводимости и общей шиной истоков первой и второй пар МОП транзисторов второго типа проводимости включена пара конденсаторов, затворы второй пары МОП транзисторов второго типа проводимости подключены перекрестно к стокам противоположных транзисторов пары, образуя положительную обратную связь, а дифференциальные выходы ДУ шунтированы МОП ключом, отличающийся тем, что затворы первой пары МОП транзисторов второго типа проводимости подключены парой МОП ключей к своим стокам, затворы пары входных МОП транзисторов подключены к дифференциальным выходам устройства выборки и хранения (УВХ) входного сигнала на коммутируемых конденсаторах и МОП ключами к шине синфазного уровня, при этом после завершения фазы выборки входного сигнала УВХ и отключения затворов первой пары МОП транзисторов второго типа проводимости от своих стоков источник тока ДУ увеличивает ток, по крайней мере, на время срабатывания положительной обратной связи второй пары МОП транзисторов второго типа проводимости.

2. Дифференциальный КН с выборкой входного дифференциального сигнала по п.1, отличающийся тем, что входные обкладки пары конденсаторов УВХ подключены первой парой МОП ключей к дифференциальным входам КН, второй парой МОП ключей к дифференциальным опорным входам КН, а выходные обкладки упомянутых конденсаторов подключены третьей парой МОП ключей к шине синфазного уровня и четвертой парой МОП ключей к входам ДУ, причем в фазе выборки входы ДУ отключены от УВХ и подключены МОП ключами к шине синфазного уровня, затворы первой пары МОП транзисторов второго типа проводимости подключены МОП ключами к своим стокам и КН находится в состоянии обнуления, а в фазе хранения затворы первой пары МОП транзисторов второго типа проводимости отключают от стоков, входы ДУ отключают от шины синфазного уровня и подключают к выходам УВХ, в результате чего КН переходит в состояние сравнения дифференциального входного сигнала с разностью напряжений дифференциальных опорных входов.

3. Дифференциальный КН по п.1 с двукратной выборкой входного дифференциального сигнала за период тактового сигнала, отличающийся тем, что входные обкладки первой пары конденсаторов УВХ подключены первой парой МОП ключей к дифференциальным входам КН и второй парой МОП ключей к дифференциальным опорным входам КН, а выходные обкладки упомянутой первой пары конденсаторов подключены третьей парой МОП ключей к шине синфазного уровня и четвертой парой МОП ключей к входам ДУ, входные обкладки второй пары конденсаторов УВХ подключены пятой парой МОП ключей к дифференциальным входам КН и шестой парой МОП ключей к дифференциальным опорным входам КН, а выходные обкладки упомянутой второй пары конденсаторов подключены седьмой парой МОП ключей к шине синфазного уровня и восьмой парой МОП ключей к входам ДУ, причем во время фазы выборки входного сигнала упомянутой первой парой конденсаторов, вторая пара конденсаторов находится в фазе хранения входного сигнала и, наоборот, во время фазы выборки упомянутой второй парой конденсаторов, первая пара конденсаторов находится в фазе хранения входного сигнала, в конце каждой фазы выборки любой из пар конденсаторов входы ДУ отключены от УВХ и подключены МОП ключами к шине синфазного уровня, затворы первой пары МОП транзисторов второго типа проводимости подключены МОП ключами к своим стокам и КН находится в состоянии обнуления, по завершении каждой выборки затворы первой пары МОП транзисторов второго типа проводимости отключают от своих стоков, а входы ДУ отключают от шины синфазного уровня и подключают к выходам УВХ на время, меньшее длительности фазы хранения УВХ, обеспечивая состояние сравнения дифференциального входного сигнала с разностью напряжений дифференциальных опорных входов.

4. Дифференциальный КН с выборкой входного дифференциального сигнала по п.1, отличающийся тем, что к дифференциальному выходу ДУ с входными МОП транзисторами первого типа проводимости подключены затворы пары входных МОП транзисторов второго типа проводимости следующего ДУ с общим истоком, подключенным к коммутируемому источнику тока, и стоками, образующими дифференциальные выходы этого ДУ и подключенными к стокам пары МОП транзисторов первого типа проводимости, причем затворы пары МОП транзисторов первого типа проводимости подключены перекрестно к стокам противоположных транзисторов пары, образуя положительную обратную связь, а пара МОП ключей коммутирует затворы пары МОП транзисторов первого типа проводимости к их общему истоку.

5. Дифференциальный КН с выборкой входного дифференциального сигнала по п.1, отличающийся тем, что по завершении фазы выборки входного сигнала и отключении затворов первой пары МОП транзисторов второго типа проводимости от своих стоков, выходы ДУ с входными МОП транзисторами первого типа проводимости шунтируют замкнутым МОП ключом, по крайней мере, на время прохождения сигнала от опорных входов КН до выходов этого ДУ.

6. Дифференциальный КН с выборкой входного дифференциального сигнала по п.4, отличающийся тем, что после размыкания МОП ключей, соединяющих затворы и стоки первой пары МОП транзисторов второго типа проводимости предшествующего ДУ с входными МОП транзисторами первого типа проводимости, коммутируемый источник тока включает ток ДУ с входными МОП транзисторами второго типа проводимости, по крайней мере, на время срабатывания положительной обратной связи пары МОП транзисторов первого типа, причем в это же время размыкают МОП ключи, коммутирующие затворы МОП транзисторов первого типа к их истоку.

7. Дифференциальный КН с выборкой входного дифференциального сигнала по п.1, отличающийся тем, что к дифференциальному выходу первого ДУ с входными МОП транзисторами первого типа проводимости подключены затворы входной пары МОП транзисторов первого типа проводимости второго ДУ, аналогичного первому, а к дифференциальному выходу второго ДУ подключены затворы входной пары МОП транзисторов второго типа проводимости третьего ДУ с общим истоком, подключенным к коммутируемому источнику тока, и стоками, образующими дифференциальные выходы этого ДУ и подключенными к стокам пары МОП транзисторов первого типа проводимости, причем затворы пары МОП транзисторов первого типа проводимости подключены перекрестно к стокам противоположных транзисторов пары, образуя положительную обратную связь, а пара МОП ключей коммутирует затворы пары МОП транзисторов первого типа проводимости к их общему истоку.

8. Дифференциальный КН с выборкой входного дифференциального сигнала по п.7, отличающийся тем, что ключ, шунтирующий выходы второго ДУ, выключается с задержкой относительно ключа, шунтирующего выходы первого ДУ, коммутируемый источник тока третьего ДУ включает ток третьего ДУ после выключения ключа, шунтирующего выходы второго ДУ, а ключи, подключающие стоки МОП транзисторов первого типа проводимости третьего ДУ к их общему истоку, выключаются также после выключения ключа, шунтирующего выходы второго ДУ.

9. Дифференциальный КН с выборкой входного дифференциального сигнала по п.1, или 2, или 3, или 4, или 5, или 6, или 7, или 8, отличающийся тем, что к выходам последнего ДУ подключены по одному из входов двух логических вентилей И-НЕ, вторые входы которых подключены перекрестно к их выходам, образуя триггер-защелку, причем выходы вентилей являются прямым и инверсным выходами КН.

10. Дифференциальный КН с выборкой входного дифференциального сигнала по п.1, или 2, или 3, или 4, или 5, или 6, или 7, или 8, отличающийся тем, что в ДУ с входными МОП транзисторами первого типа проводимости крутизна второй пары МОП транзисторов второго типа проводимости меньше крутизны входных МОП транзисторов и много меньше крутизны МОП транзисторов второго типа проводимости первой пары.

Описание изобретения к патенту

Изобретение относится к электронике и может быть использовано в микроэлектронных системах обработки аналоговых сигналов и преобразования аналоговой информации в цифровую, и в частности, в быстродействующих аналого-цифровых преобразователях (АЦП).

Цель изобретения - повышение быстродействия и точности, а также уменьшение потребляемой мощности быстродействующих дифференциальных компараторов напряжения (КН) с выборкой входного дифференциального сигнала.

Известно множество схем быстродействующих дифференциальных КН, однако далеко не все быстродействующие дифференциальные КН удовлетворяют нижеприведенной совокупности требований:

а. используют автокоррекцию смещения нуля для повышения точности;

b. используют выборку входного сигнала с известной апертурной задержкой и малым временным шумом или джиггером (jitter) момента выборки;

с. обеспечивают возможность сравнения дифференциального входного сигнала с дифференциальным опорным напряжением;

d. обеспечивают работоспособность и точность в широком диапазоне напряжения входного сигнала при малых напряжениях питания.

Указанная совокупность требований к КН необходима для обеспечения высокого быстродействия и точности современных параллельных (flash), конвейерных (pipeline), и комбинированных много стадийных (subranging) АЦП.

Автокоррекция смещения нуля необходима для минимизации ошибки преобразования в высокоразрядных АЦП при использовании в КН малых размеров элементов (транзисторов), увеличивающих смещение нуля КН из-за погрешностей согласования параметров идентичных элементов (mismatch).

Выборка входного сигнала с известной апертурной задержкой и малым джиггером необходима для уменьшения динамической ошибки выборки быстроизменяющегося входного сигнала, что особенно критично для параллельных АЦП, но может представлять проблемы и для высокоразрядных конвейерных и многостадийных АЦП при частотах входного сигнала от десятков мегагерц и выше.

Дифференциальный входной сигнал, как правило, используется в современных быстродействующих АЦП, интегрированных в едином кристалле системы цифровой обработки сигналов, для уменьшения чувствительности АЦП к шумам на шинах питания, земли и аналоговых сигналов, генерируемых цифровыми схемами.

Необходимость обеспечения точности преобразования сигналов в широком диапазоне напряжения диктуется требованием повышения отношения сигнал/шум, что особенно важно при использовании современных субмикронных технологий с пониженным до 1-2 В напряжением питания.

Известен дифференциальный КН (см. патент США № 5644313, М. Кл. Н03М 1/40, пр. 5.06.95 г., опубликованный 1.07.97 г.), включающий устройство выборки дифференциального входного сигнала (УВХ) на коммутируемых конденсаторах с двукратной (double sampling) выборкой за период тактового сигнала. К дифференциальному выходу УВХ подключен стробируемый дифференциальный усилитель (ДУ). ДУ включает Р-МОП ключ, подключенный истоком к шине положительного питания и выполняющий функции коммутируемого источника тока ДУ, 3 пары согласованных Р-МОП транзисторов, 3 пары согласованных N-МОП транзисторов и пару N-МОП ключей, коммутирующих выходы усилителя к шине земли. К стоку Р-МОП ключа коммутируемого источника подключены истоки двух пар Р-МОП транзисторов, причем Р-МОП транзисторы первой пары подключены стоками - к истокам третьей пары Р-МОП транзисторов, подключенных затворами к дифференциальным входам усилителя и затворам третьей пары N-МОП транзисторов, а стоками - к дифференциальным выходам усилителя и стокам третьей пары N-МОП транзисторов. Истоки третьей пары N-МОП транзисторов подключены к стокам первой пары N-МОП транзисторов, стоки второй пары N-МОП и второй пары Р-МОП транзисторов подключены к выходам усилителя, а истоки первой и второй пар N-МОП транзисторов подключены к шине земли.

Известный КН соответствует вышерассмотренным требованиям b и с, поскольку имеет УВХ на коммутируемых конденсаторах с дифференциальными входами. Однако этот КН не имеет автокоррекции смещения нуля, что ограничивает его точность, и не способен обеспечить высокое быстродействие и точность при пониженном до 2В и ниже напряжении питания, поскольку имеет последовательное включение 5 транзисторов (3 Р-МОП и 2 N-МОП) между шинами питания. Кроме того, Р-МОП ключ, выполняющий функции коммутируемого источника тока усилителя, производит повышенный шум, поскольку полностью отключает ток усилителя.

Наиболее близким к заявляемому является дифференциальный КН с автокоррекцией смещения нуля, представленный в патенте США № 4899154, М. Кл. Н03М 1/36, пр. 26.07.88 г., опубликованном 6.02.90 г. Данный КН, приведенный на Фиг.1, включает первый дифференциальный усилитель с источником тока на Р-МОП транзисторе 101, включенный между шиной положительного питания vdd 102 и общим истоком 103 входной пары Р-МОП транзисторов 105, 106, затворы которых 109, 110 двумя парами ключей 131, 133 и 132, 134 подключены к опорному 150 и сигнальному 151 входам КН, а стоки которых 107, 108, являющиеся выходами первого ДУ, шунтированы ключом 119, коммутируются к шине земли 100 ключами 124, 125, и подключены к стокам первой 113, 114 и второй 111, 112 пар N-МОП транзисторов, истоки которых подключены к шине земли. Затворы первой пары N-МОП транзисторов подключены к верхним обкладкам первой пары конденсаторов 115, 116, нижняя обкладка которых подключена к шине земли. Верхние обкладки второй пары конденсаторов 122, 123, с подключенными к земле нижними обкладками, коммутируются первой парой ключей 117, 118 к затворам пары N-МОП транзисторов 113, 114, а второй парой ключей 120, 121 - к выходам первого ДУ 107, 108. Затворы входной пары N-МОП транзисторов 141, 142 второго ДУ подключены к выходам первого ДУ 107, 108, а их стоки - к стокам пары Р-МОП транзисторов 145,146. Пара Р-МОП транзисторов 145, 146 с истоками, подключенными к шине положительного питания, образующая токовое зеркало, преобразует дифференциальный сигнал входа второго ДУ в однофазный сигнал на выходе второго ДУ 144. Выходной инвертор 147 преобразует сигнал на выходе второго ДУ 144 в цифровой сигнал на выходе 152 инвертора.

Описанный КН имеет схему автокоррекции смещения нуля, образуемую парой N-МОП транзисторов 113,114, парами конденсаторов 115, 116 и 122, 123 и парами ключей 120, 121 и 117, 118, причем емкости конденсаторов 122, 123 должны быть значительно больше, чем емкости конденсаторов 117, 118. Автокоррекция смещения нуля КН проводится в фазе обнуления КН при замкнутых ключах 132, 134 (высокий уровень сигнала b 181 на Фиг.1b), подающих на дифференциальные входы одно и то же напряжение опорного уровня источника Vref 150. Автокоррекция смещения нуля проводится за много периодов тактового сигнала clock 182, последовательным включением пар ключей 120, 121 и 117, 118 сигналами с0 183 и c1 184 (высокий уровень сигналов на Фиг.1b), при этом потенциалы выходов первого ДУ 107, 108 передаются на верхние обкладки конденсаторов 115, 116 и затворы МОП транзисторов 115, 116 и сохраняются в рабочей фазе КН (высокий уровень сигнала а 180). Сформированные за несколько периодов тактового сигнала clock напряжения на затворах МОП транзисторов 113, 114 в фазе обнуления включают напряжение смещения нуля выхода первого ДУ, вызванное рассогласованием параметров идентичных пар транзисторов. Отрицательная обратная связь затвор - сток МОП транзисторов 113, 114, уменьшает указанное напряжение смещения. Для более полной передачи потенциалов выходов 107, 108 КН на конденсаторы 115, 116 и, соответственно, для более точной коррекции смещения требуются несколько периодов тактового сигнала, поскольку емкости конденсаторов хранения 115, 116 много больше емкостей конденсаторов 122, 123, осуществляющих промежуточное хранение и передачу потенциалов выходов 107, 108.

Автокоррекция смещения нуля этого КН позволяет обеспечить высокую точность сравнения входного сигнала с опорным напряжением Vref.

Однако, как можно видеть по диаграммам сигналов управления этого КН на Фиг.1b, для его нормальной работы необходимо, чтобы частота циклов выборки и сравнения входного сигнала (сигналы а 180 и b 181, управляющие ключами 133, 134) была в 4 раза ниже, чем тактовая частота сигнала clock 182. Предельная частота сигнала clock ограничена относительно большим временем перезарядки емкостей выходов первого ДУ 107, 108, включающих паразитные емкости стоков транзисторных пар 105, 106; 111, 112; 113, 114, ключей 119, 124, 125 и затворов транзисторов 141, 142, от потенциала земли до относительно высокого напряжения, большего порогового напряжения N-МОП транзисторов 141, 142. Соответственно, существенно ограничена и предельная частота выборок и сравнения входного сигнала для этого КН. Кроме того, этот КН не имеет входного УВХ, обеспечивающего выборку входного сигнала с малой и стабильной апертурной задержкой, следовательно, большой джиттер момента выборки не позволит этому КН обрабатывать с достаточной точностью высокочастотный входной сигнал.

Также из-за отсутствия входного УВХ на коммутируемых конденсаторах невозможно использовать этот КН для точной выборки высокочастотного входного сигнала одновременно с УВХ умножающего цифроаналогового преобразователя (ЦАП), что необходимо в комбинированных и конвейерных АЦП. Например, RSD (Redundant Signed Digit) АЦП в вышеупомянутом патенте США № 4899154 использует КН с входным УВХ на коммутируемых конденсаторах.

Несмотря на то, что описанный известный КН состоит из дифференциальных усилителей, он осуществляет сравнение потенциала на однопроводном входе КН с уровнем потенциала на опорном входе Vref, не обеспечивая возможность работы с дифференциальным входным сигналом.

Целью изобретения является повышение быстродействия и точности, а также уменьшение потребляемой мощности быстродействующих дифференциальных КН с выборкой входного дифференциального сигнала.

Для упрощения описания далее будем называть МОП транзисторы первого или второго типа проводимости соответственно транзисторами первого или второго типа, МОП ключи - ключами, дифференциальный КН с выборкой входного дифференциального сигнала - просто КН, а дифференциальный усилитель с входными транзисторами первого или второго типа проводимости - ДУ первого или второго типа соответственно.

Поставленные цели достигаются тем, что в КН, содержащем, по крайней мере, один ДУ первого типа с парой входных транзисторов первого типа с общим истоком, подключенным к источнику тока, и стоками, подключенными к стокам первой и второй пар транзисторов второго типа и образующими дифференциальные выходы ДУ, причем между затворами первой пары транзисторов второго типа и общей шиной истоков первой и второй пар транзисторов второго типа включена пара конденсаторов, затворы второй пары транзисторов второго типа подключены перекрестно к стокам противоположных транзисторов пары, образуя положительную обратную связь, дифференциальные выходы ДУ шунтированы ключом, затворы первой пары транзисторов второго типа подключены парой ключей к своим стокам, а затворы пары входных транзисторов подключены к дифференциальным выходам УВХ входного сигнала на коммутируемых конденсаторах и ключами к шине синфазного уровня, при этом после завершения фазы выборки входного сигнала УВХ и отключения затворов первой пары транзисторов второго типа от своих стоков источник тока ДУ увеличивает ток, по крайней мере, на время срабатывания положительной обратной связи второй пары транзисторов второго типа.

В частном случае поставленные цели достигаются и тем, что в КН входные обкладки пары конденсаторов УВХ подключены первой парой ключей, замкнутых в фазе выборки входного сигнала, к дифференциальным входам КН и второй парой ключей, замкнутых в фазе хранения входного сигнала, к дифференциальным опорным входам КН, а выходные обкладки этих конденсаторов подключены третьей парой ключей, замкнутых в фазе выборки, к шине синфазного уровня и четвертой парой ключей, замкнутых в фазе хранения, к входам ДУ первого типа, причем в фазе выборки входы ДУ отключены от УВХ и подключены ключами к шине синфазного уровня, затворы первой пары транзисторов второго типа подключены ключами к своим стокам и КН находится в состоянии обнуления, а в фазе хранения затворы первой пары транзисторов второго типа отключают от своих стоков, входы ДУ отключают от шины синфазного уровня и подключают к выходам УВХ, в результате чего КН переходит в состояние сравнения дифференциального входного сигнала КН с разностью напряжений дифференциальных опорных входов КН.

В другом частном случае дополнительное повышение быстродействия достигается и тем, что КН производит двукратную выборку входного дифференциального сигнала за период тактового сигнала, для чего в КН:

- входные обкладки первой пары конденсаторов УВХ подключены первой парой ключей, замкнутых в фазе выборки входного сигнала этой парой конденсаторов, к дифференциальным входам КН и второй парой ключей, замкнутых в фазе хранения входного сигнала на этой паре конденсаторов, к дифференциальным опорным входам КН, а выходные обкладки упомянутой первой пары конденсаторов УВХ подключены третьей парой ключей, замкнутых в фазе выборки входного сигнала этой парой конденсаторов, к шине синфазного уровня и четвертой парой ключей, замкнутых в фазе хранения входного сигнала на этой паре конденсаторов, к входам ДУ первого типа;

- входные обкладки второй пары конденсаторов УВХ подключены пятой парой ключей, замкнутых в фазе выборки входного сигнала этой парой конденсаторов, к дифференциальным входам КН и шестой парой ключей, замкнутых в фазе хранения входного сигнала на этой паре конденсаторов, к дифференциальным опорным входам КН, а выходные обкладки упомянутой второй пары конденсаторов УВХ подключены седьмой парой ключей, замкнутых в фазе выборки входного сигнала этой парой конденсаторов, к шине синфазного уровня и восьмой парой ключей, замкнутых в фазе хранения входного сигнала на этой паре конденсаторов, к входам упомянутого ДУ;

- во время фазы выборки входного сигнала первой парой конденсаторов УВХ вторая пара конденсаторов УВХ находится в фазе хранения входного сигнала и, наоборот, во время фазы выборки входного сигнала второй парой конденсаторов УВХ, первая пара конденсаторов УВХ находится в фазе хранения входного сигнала;

- в конце каждой фазы выборки любой из пар конденсаторов входы ДУ отключены от УВХ и подключены ключами к шине синфазного уровня, затворы первой пары транзисторов второго типа подключены ключами к своим стокам и КН находится в состоянии обнуления;

- по завершении каждой фазы выборки затворы первой пары транзисторов второго типа отключают от своих стоков, а входы ДУ отключают от шины синфазного уровня и подключают к выходам УВХ на время, меньшее длительности фазы хранения УВХ, в результате чего КН переходит на это время в состояние сравнения дифференциального входного сигнала КН с разностью напряжений дифференциальных опорных входов КН.

В частном случае поставленные цели достигаются и тем, что в КН к выходу ДУ первого типа с входными транзисторами первого типа подключены затворы пары транзисторов второго типа последующего ДУ второго типа с общим истоком, подключенным к коммутируемому источнику тока, и стоками, образующими дифференциальные выходы этого ДУ и подключенными к стокам пары транзисторов первого типа, причем затворы пары транзисторов первого типа подключены перекрестно к стокам противоположных транзисторов пары, образуя положительную обратную связь, а пара ключей коммутирует затворы пары транзисторов первого типа к их общему истоку.

Повышение быстродействия в выше- и нижеприведенных частных исполнениях КН достигается также и тем, что после завершения фазы выборки входного сигнала и отключения затворов первой пары транзисторов второго типа от своих стоков, выходы ДУ первого типа шунтируют замкнутым ключом, по крайней мере, на время прохождения сигнала от опорных входов КН до выходов ДУ.

В частном случае исполнения КН, включающем ДУ второго типа, поставленные цели достигаются и тем, что коммутируемый источник тока ДУ второго типа включает ток этого ДУ после отключения затворов первой пары транзисторов второго типа предшествующего ДУ первого типа от своих стоков, по крайней мере, на время срабатывания положительной обратной связи пары транзисторов первого типа в ДУ второго типа, причем в это же время размыкают ключи, коммутирующие затворы транзисторов первого типа ДУ второго типа к их истоку.

В частном случае исполнения КН с двумя последовательно включенными ДУ первого типа поставленная цель повышения точности достигаются тем, что к дифференциальному выходу первого ДУ первого типа подключены затворы входной пары транзисторов первого типа второго ДУ первого типа, а к дифференциальному выходу второго ДУ первого типа подключены затворы входной пары транзисторов второго типа третьего ДУ второго типа, общий исток которых подключен к коммутируемому источнику тока, а стоки, образующие дифференциальные выходы третьего ДУ, подключены к стокам пары транзисторов первого типа, причем затворы пары транзисторов первого типа подключены перекрестно к стокам противоположных транзисторов пары, образуя положительную обратную связь, а пара ключей коммутирует затворы пары транзисторов первого типа к их общему истоку.

В частном случае исполнения КН с двумя последовательно включенными ДУ первого типа поставленная цель повышения точности достигаются и тем, что ключ, шунтирующий выходы второго ДУ первого типа, выключается с задержкой относительно ключа, шунтирующего выходы первого ДУ первого типа, коммутируемый источник тока третьего ДУ второго типа включает ток третьего ДУ после выключения ключа, шунтирующего выходы второго ДУ первого типа, а ключи, подключающие стоки транзисторов первого типа третьего ДУ второго типа к их общему истоку, выключаются также после выключения ключа, шунтирующего выходы второго ДУ первого типа.

В другом частном случае исполнения КН дополнительное повышение точности и быстродействия достигается также и тем, что к выходам последнего ДУ второго типа подключены по одному из входов двух логических вентилей И-НЕ, вторые входы которых подключены перекрестно к их выходам, образуя триггер-защелку, причем выходы вентилей являются прямым и инверсным выходами КН.

Поставленная цель повышения точности достигается в КН, включающем ДУ первого типа также и тем, что крутизна второй пары транзисторов второго типа меньше крутизны входных транзисторов и много меньше крутизны транзисторов второго типа первой пары.

Сущность изобретения поясняется чертежами.

На Фиг.1 представлена уже описанная схема известного КН с автокоррекцией смещения нуля, наиболее близкого заявляемому.

На Фиг.2 представлена схема заявляемого дифференциального КН с однократной выборкой входного дифференциального сигнала, первым ДУ первого типа и вторым ДУ второго типа, использующий автокоррекцию смещения нуля.

На Фиг.3 представлена схема заявляемого дифференциального КН с двукратной выборкой входного дифференциального сигнала, первым ДУ первого типа и вторым ДУ второго типа, использующий автокоррекцию смещения нуля.

На Фиг.4 представлены диаграммы управляющих сигналов, необходимых для организации работы заявляемых КН с однократной (Фиг.4а) и двукратной (Фиг.4b) выборкой входного дифференциального сигнала, а также форма сигналов на выходах ДУ.

На Фиг.5 представлен вариант исполнения логической схемы формирования управляющих сигналов заявляемого КН с двукратной выборкой входного дифференциального сигнала.

На Фиг.6 представлена схема заявляемого дифференциального КН с выборкой входного дифференциального сигнала, тремя первым и вторым ДУ первого типа, и третьим ДУ второго типа, использующий автокоррекцию смещения нуля.

Ниже, на примере чертежей, приведено описание устройства и работы заявляемого дифференциального КН с выборкой входного сигнала и автокоррекцией смещения нуля.

На Фиг.2 представлена схема заявляемого дифференциального КН с однократной выборкой входного дифференциального сигнала, первым ДУ первого типа и вторым ДУ второго типа, использующего автокоррекцию смещения нуля по пп.1, 2, 4, 5, 6, 10 Формулы.

Дифференциальный входной сигнал поступает на дифференциальные входы 261, 262 УВХ КН, подключенные к входам первой пары входных ключей 255, 256, замыкаемых в фазе выборки входного сигнала, и выходы которых подключены к входным обкладкам пары конденсаторов выборки-хранения 253, 254. Дифференциальное опорное напряжение поступает на дифференциальные опорные входы УВХ 263, 264, подключенные к входам второй пары входных ключей 257, 258, замыкаемых в фазе хранения входного сигнала, и выходы которых также подключены к входным обкладкам упомянутой пары конденсаторов 253, 254. Выходные обкладки упомянутой пары конденсаторов 253, 254 подключены третьей парой ключей 251, 252, замыкаемых в фазе выборки входного сигнала, к шине синфазного уровня vcm 232 и четвертой парой ключей 233, 234, замыкаемых в фазе хранения входного сигнала, к дифференциальным выходам УВХ 209, 210. Упомянутые дифференциальные выходы УВХ подключены к затворам пары входных транзисторов 205, 206 первого типа (в исполнении, изображенном на чертеже, Р-типа) входного ДУ, причем затворы упомянутой пары транзисторов 205, 206 в фазе выборки входного сигнала подключаются парой ключей 230, 231 к шине синфазного уровня vcm 232. Истоки упомянутой пары входных транзисторов 205, 206, объединены и подключены к выходу источника постоянного тока на транзисторе 201 первого типа (Р), а их стоки - к выходам 207, 208 ДУ и к стокам первой 213, 214 и второй 211, 212 пар транзисторов второго типа (N), причем исток транзистора источника тока подключен к шине положительного питания vdd 202, а на его затвор 204 подается напряжение, задающее постоянный ток ДУ. Затворы первой пары транзисторов 213, 214 второго типа подключены парой ключей 217, 218 к своим стокам, а парой конденсаторов 215, 216 к общему истоку первой и второй пар транзисторов второго типа и к шине отрицательного питания (или земли) vss 200. Затворы второй пары транзисторов 211, 212 второго типа подключены перекрестно к их стокам, образуя положительную обратную связь, а выходы первого ДУ шунтированы ключом 219.

К общему истоку входных транзисторов первого ДУ также подключен дополнительный коммутируемый источник тока на последовательно включенных транзисторе первого (Р) типа 220 и ключе 221, увеличивающий общий ток ДУ после завершения фазы выборки входного сигнала и отключения затворов первой пары транзисторов второго типа от своих стоков, по крайней мере на время формирования требуемой амплитуды выходного сигнала ДУ за счет положительной обратной связи второй пары транзисторов второго типа.

К выходам первого ДУ 207, 208 подключены затворы входных транзисторов 241, 242 второго (N) типа следующего (на чертеже второго) ДУ второго типа в соответствии с п.4, 6 Формулы. Общий исток упомянутых входных транзисторов второго ДУ подключен к выходу коммутируемого источника тока 243, а их стоки подключены к стокам пары транзисторов 246, 247 первого (Р) типа и образуют дифференциальные выходы этого ДУ 244, 245. Затворы пары транзисторов 246, 247 первого типа подключены перекрестно к их стокам, образуя положительную обратную связь, а пара ключей 248, 249 коммутирует затворы транзисторов 246,247 и соответствующие выходы этого ДУ к шине положительного питания 202.

Ключи УВХ и ДУ компаратора управляются двумя парами тактовых сигналов а0 280, b0 281 и a1 282, b1 283 с не перекрывающимися активными фазами высокого уровня, обычно используемыми для управления УВХ, причем пара сигналов a1, b1 задержана относительно пары а0, b0. Ключ 219 первого ДУ управляется дополнительным сигналом nab 287, формируемым из сигналов а0, b0, например, логической функцией ИЛИ-НЕ. Ключ 221 первого ДУ управляется дополнительньм сигналом а2 285, задержанным относительно а1.

Диаграммы управляющих сигналов а0 280, b0 281, a1 282, b1 283, а2 285, nab 287 для ключей описанного КН с обычной (однократной за период тактового сигнала) выборкой входного сигнала и форма напряжений на выходах 207, 208 первого ДУ представлены на Фиг.4а.

Во время фазы выборки входного сигнала 400 конденсаторы 253, 254 УВХ подключены при высоком уровне сигнала а1 282 замкнутыми ключами 255, 256 к дифференциальным входам компаратора 261, 262 и при высоком уровне сигнала а0 280 замкнутыми ключами 251, 252 к шине синфазного уровня vcm 232. Ключи 217, 218 ДУ замкнуты при высоком уровне сигнала а0 280, соединяя затворы транзисторов 213, 214 с их стоками, ключ 219 ДУ разомкнут при низком уровне сигнала nab 287, а ключ 221 ДУ (Р-типа) разомкнут при высоком уровне сигнала а2 285. В фазе выборки, включая и собственно момент выборки, затворы входных транзисторов ДУ 205, 206 отключены от выхода УВХ разомкнутыми ключами 233, 234 при низком уровне сигнала b0 281 и подключены к шине синфазного уровня vcm 232 ключами 230, 231 при высоком уровне сигнала а1 282. Таким образом, в фазе выборки ДУ находится в стадии обнуления, так как напряжения на затворах входных транзисторов ДУ равны (vcm), а транзисторы 213, 214 с затворами, закороченными со своими стоками, обеспечивают на дифференциальном выходе ДУ 207, 208 напряжение, равное напряжению смещения нуля выхода ДУ 422.

Напряжение смещения нуля выхода ДУ в стадии обнуления (Voffs_out)₀ приближенно определяется нижеприведенными соотношениями.

где Vt₁, Vt₂₁, Vt₂₂ - рассогласование пороговых напряжений транзисторов входной пары и транзисторов первой и второй пар второго типа соответственно;

gm₁, gm ₂₁, gm₂₂ - крутизна транзисторов входной пары и транзисторов первой и второй пар второго типа соответственно;

gm₁, gm₂₁, gm₂₂ - рассогласование крутизны транзисторов входной пары и транзисторов первой и второй пар второго типа соответственно;

I₁, I₂₁, I₂₂ - токи транзисторов входной пары и транзисторов первой и второй пар второго типа соответственно;

I₁, I₂₂ - рассогласование токов транзисторов входной пары и второй пары транзисторов второго типа соответственно.

Подстрочный индекс ₀ означает, что значение соответствующего параметра соответствует стадии обнуления ДУ.

Из (3) видно, что рассогласование токов второй пары транзисторов второго типа определяется напряжением смещения нуля выхода, умноженным на половину крутизны транзисторов второй пары второго типа, что обусловлено положительной обратной связью перекрестного подключения затворов этих транзисторов. Поэтому для обеспечения низкого напряжения смещения нуля выхода ДУ крутизна транзисторов второй пары второго типа не должна быть большой, напротив, из (1) следует, что чем больше крутизна транзисторов первой пары второго типа, тем меньше напряжение смещения нуля выхода ДУ.

Действительно, подставляя (2) и (3) в (1) и, опуская слагаемые с малым весом, получаем упрощенное для наглядности соотношение (4), определяющее напряжение смещения нуля выхода ДУ.

Из (4) следует, что для уменьшения напряжения смещения нуля выхода ДУ, обусловленного рассогласованием параметров всех пар транзисторов ДУ, крутизна транзисторов второй пары второго типа должна быть много меньше крутизны транзисторов первой пары второго типа.

Момент первой выборки tsp1 401 (Фиг.4а) входного сигнала определяется моментом размыкания ключей 251, 252 (Фиг.2) при заднем фронте сигнала а0 280, при этом также размыкаются ключи 217, 218, отключая затворы транзисторов 213, 214 от стоков и фиксируя потенциал на конденсаторах 215, 216. После размыкания ключей 251, 252, 217, 218 ключ 219 замыкается на время высокого уровня сигнала nab 287, препятствуя изменению напряжения на дифференциальном выходе ДУ за счет положительной обратной связи транзисторов 211, 212 под воздействием случайных помех. Разность напряжений на дифференциальных выходах ДУ (420, 421 Фиг.4а) при замкнутом ключе 219 близка к 0. С некоторой задержкой от момента выборки tsp1 401, определяемой величиной неперекрытия фаз а0, b0, конденсаторы 253, 254 УВХ отключаются от входов КН и шины синфазного уровня и подключаются ключами 257, 258 к дифференциальным опорным входам КН 263, 264, а ключами 233, 234 к затворам входных транзисторов ДУ при высоком уровне сигнала b0 281. Это состояние соответствует фазе 402 хранения на УВХ первой выборки входного сигнала, при этом на входных обкладках конденсаторов 253, 254, и соответственно на входе ДУ, формируется дифференциальный сигнал, соответствующий разности входного и опорного напряжений. При переходе сигнала nab 287 на низкий уровень ключ 219 размыкается, разрешая напряжениям дифференциальных выходов ДУ изменяться в соответствии с разностью дифференциального входного сигнала и дифференциального опорного напряжения КН.

По окончании фазы 402 (Фиг.4а) хранения и сравнения выборки 1 уровень сигнала b0 281 изменяется на низкий, а сигнала а0 280 - на высокий, переводя УВХ в фазу выборки, а ДУ в состояние обнуления. Формируемый в момент перехода импульс высокого уровня сигнала nab 287, замыкает ключ 219, ускоряя процесс обнуления дифференциального напряжения выхода ДУ. Далее, аналогично, осуществляется и следующая (вторая) выборка входного сигнала в момент tsp2 404.

Напряжение смещения нуля входа Voffs_in ДУ с коэффициентом усиления Ku при отключенных от стоков затворах транзисторов первой пары второго типа (в стадии сравнения), определяется соотношениями:

где R₁ - выходное сопротивление (сток-исток) транзисторов входной пары ДУ;

Ri - выходное сопротивление ДУ (параллельное соединение выходных сопротивлений транзисторов входной пары и обеих пар второго типа);

Отметим, что токовые зависимости крутизны (gm) и выходного сопротивления сток-исток (Rds) для МОП транзисторов определяются общеизвестными соотношениями (7), (8).

где n=0,5 при достаточно больших токах и увеличивается до 1 при малых плотностях тока канала (в предпороговой области работы МОП транзистора при напряжении затвор-исток, меньшем порогового напряжения).

Как видно из приведенных соотношений, для уменьшения напряжения смещения входа ДУ и КН, а также повышения коэффициента усиления Ku, и соответственно чувствительности (разрешения) КН, необходимо увеличивать крутизну транзисторов первой пары второго типа (gm₂₁) и входных транзисторов (gm₁) ДУ без увеличения тока, например, увеличением коэффициента формы (отношения ширины канала транзистора к его длине).

Напротив, увеличение тока ДУ, необходимое для повышения быстродействия, ведет к уменьшению коэффициента усиления, и соответственно к ухудшению чувствительности, и увеличению напряжения смещения входа ДУ и КН в целом.

Вторая пара транзисторов второго типа ДУ с перекрестным соединением затворов со стоками, образующим положительную обратную связь, используется для повышения коэффициента усиления и быстродействия ДУ. Очевидно, что чем больше крутизна и ток транзисторов второй пары второго типа, тем выше коэффициент усиления и быстродействие ДУ, но тем больше напряжение смещения и гистерезис ДУ, ведущие к возможности неправильного срабатывания КН в момент перехода от стадии обнуления к стадии сравнения. Данное противоречие может быть разрешено использованием малого тока ДУ в стадии обнуления и увеличением тока после отключения затворов транзисторов первой пары второго типа от стоков и поступления входного сигнала с выхода УВХ на вход ДУ. При этом вследствие зафиксированных на конденсаторах напряжений затворов транзисторов первой пары второго типа, эти транзисторы не могут пропустить увеличивающийся ток, следовательно, напряжения на их стоках (выходах ДУ) и, соответственно, на затворах транзисторов второй пары второго типа должны увеличиваться. В свою очередь, увеличение напряжений на затворах транзисторов второй пары второго типа ведет к сильному увеличению тока и крутизны этой пары транзисторов. Например, при отношении ширины каналов транзисторов первой пары второго типа к ширине каналов транзисторов второй пары второго типа (Wg₂₁/Wg₂₂)=0,05, отношение токов этих транзисторов (I₂₁/I₂₂ ) в стадии обнуления также равно 0,05. Последующее увеличение тока ДУ в 2 раза может вызывать увеличение тока транзисторов второй пары второго типа почти в 20 раз. Соответственно, в (20) ^0,5 (20)¹=4,5 20 раз возрастет крутизна транзисторов второй пары второго типа, тогда как выходное сопротивление ДУ (Ri), определяемое в первом приближении сопротивлениями сток-исток транзисторов входной пары первого типа и первой пары второго типа, уменьшится всего в 2 раза. Если при этом параметры транзисторов ДУ подобраны так, что gm22·Ri близко к 2, то Ku, определяемое соотношением (3), может возрасти в десятки раз. Соответственно повысится и чувствительность КН, тогда как напряжение смещения нуля входа незначительно увеличится за счет изменения смещения нуля выхода ДУ при изменении тока. Действительно из (1) видно, что при достаточно больших gm21 вклад второго и третьего слагаемых правой части соотношения (1) в напряжение смещения выхода ДУ может быть незначительным. Однако при достаточно большом возрастании тока gm22·Ri может превысить 2, что означает изменение полярности коэффициента усиления ДУ на положительную. Практически это означает, что, если выходное дифференциальное напряжение ДУ еще не достигло достаточного уровня в результате воздействия входного сигнала КН, то транзисторы второй пары второго типа за счет положительной обратной связи перетянут и выходное напряжение ДУ изменится на противоположное, защелкивая ДУ в неправильном состоянии.

Следует отметить, что эффект резкого увеличения тока и крутизны транзисторов второй пары второго типа (аналогичный увеличению тока ДУ) может оказывать и инжекция заряда на верхние обкладки конденсаторов 215, 216 при размыкании ключей 217, 218. Упомянутая инжекция заряда приводит к уменьшению напряжений на затворах транзисторов первой пары второго типа, и тем самым, к уменьшению тока в транзисторах первой пары второго типа и соответствующему увеличению тока транзисторов второй пары второго типа. Упомянутый эффект инжекции приводит к ухудшению работы КН, так как происходит при отсутствии правильного входного сигнала на входе ДУ (затворы входных транзисторов ДУ еще закорочены), а также является дополнительным источником рассогласования токов в плечах ДУ за счет рассогласования параметров ключей и конденсаторов. Таким образом, инжекция заряда ключей 217, 218, приводящая к увеличению тока и крутизны транзисторов второй пары второго типа и, соответственно к усилению положительной обратной связи, может привести к неправильному срабатыванию (защелкиванию) ДУ и КН еще до поступления входного сигнала. Поэтому этот эффект необходимо минимизировать уменьшением или компенсацией инжектируемого ключами заряда и увеличением емкости конденсаторов 215, 216.

Известно, что рассогласование параметров парных транзисторов в первом приближении обратно пропорционально квадратному корню из площади затворов транзисторов. Поэтому уменьшение крутизны транзисторов второй пары второго типа целесообразно как уменьшением ширины канала, так и увеличением длины, обеспечивая достаточную для требуемой точности согласования параметров площадь затвора.

Таким образом, из проведенного рассмотрения особенностей работы ДУ можно сделать следующие выводы:

- в ДУ с входными транзисторами первого типа необходимо задавать крутизну транзисторов второй пары второго типа меньшей, чем крутизна входных транзисторов и транзисторов второго типа первой пары, уменьшением ширины и (или) увеличением длины канала. Увеличенная длина канала транзисторов второй пары второго типа, по сравнению с первой парой, несмотря на увеличенную паразитную емкость, может быть предпочтительнее, поскольку транзисторы с длиной канала, большей минимальной, имеют повышенное пороговое напряжение и начинают более эффективно работать при увеличении тока ДУ;

- с целью минимизации напряжения смещения нуля КН, повышения его чувствительности (коэффициента усиления) и одновременного достижения максимального быстродействия при минимальном токе потребления, необходимо минимизировать ток ДУ в стадии обнуления и увеличивать его в стадии сравнения после отключения затворов транзисторов первой пары второго типа от их стоков;

- увеличивать ток ДУ можно только после подключения затворов входных транзисторов ДУ к выходу УВХ и поступления входного сигнала КН через УВХ на вход ДУ. При наличии ключа 219, шунтирующего выходы ДУ на время переключения УВХ в фазу хранения и поступления входного сигнала КН на вход ДУ, увеличение тока ДУ может начинаться во время переключения УВХ и формирования входного сигнала ДУ. Однако до формирования достаточного уровня выходного дифференциального напряжения ДУ, не должно происходить существенного увеличения тока во избежание неправильного защелкивания ДУ;

- увеличенный ток ДУ необходим только на время формирования выходного напряжения ДУ под воздействием положительной обратной связи, образуемой перекрестным подключением затворов транзисторов второй пары второго типа к их стокам, после чего ток ДУ может снова уменьшаться для минимизации среднего тока потребления КН.

Второй ДУ с входными транзисторами второго типа, подключенными к выходу первого ДУ, изображенный на Фиг.2, необходим для дальнейшего повышения коэффициента усиления КН и формирования выходного дифференциального напряжения, достаточного для срабатывания последующей логической схемы (обычно триггера-защелки).

Второй ДУ имеет коммутируемый источник тока 243, обеспечивающий включение тока этого ДУ только на время, необходимое для формирования выходного напряжения ДУ, и ключи 248, 249, обеспечивающие высокий уровень напряжения на обоих выходах второго ДУ (уровень логической единицы) во время нахождения первого ДУ в стадии обнуления. Основным требованием к управляющему сигналу b1 283 является его небольшая задержка для активизации второго ДУ только после появления правильного выходного сигнала первого ДУ достаточной амплитуды.

На Фиг.3 представлена схема заявляемого дифференциального КН с двукратной выборкой входного дифференциального сигнала за период тактового сигнала, двумя ДУ и автокоррекцией смещения нуля по п.1, 3, 4, 5, 6, 10 Формулы.

Дифференциальный входной сигнал поступает на дифференциальные входы 361, 362 УВХ КН, подключенные к входным обкладкам первой пары конденсаторов выборки-хранения 353, 354 первой парой входных ключей 355, 356, замыкаемых в фазе выборки входного сигнала упомянутой первой парой конденсаторов, и также подключенные к входным обкладкам второй пары конденсаторов выборки-хранения 373, 374 пятой парой входных ключей 375, 376, замыкаемых в фазе выборки входного сигнала упомянутой второй парой конденсаторов. Дифференциальное опорное напряжение поступает на дифференциальные опорные входы 363, 364 УВХ, подключенные к входным обкладкам упомянутой первой пары конденсаторов второй парой входных ключей 357, 358, замыкаемых в фазе хранения входного сигнала на упомянутой первой паре конденсаторов, и также подключенные к входным обкладкам упомянутой второй пары конденсаторов шестой парой входных ключей 377, 378, замыкаемых в фазе хранения входного сигнала на упомянутой второй паре конденсаторов. Выходные обкладки упомянутой первой пары конденсаторов подключены к шине синфазного уровня vcm 332 третьей парой ключей 351, 352, замыкаемых в фазе выборки входного сигнала упомянутой первой парой конденсаторов, и к дифференциальным выходам УВХ 309, 310 четвертой парой ключей 333, 334, замыкаемых в фазе хранения входного сигнала на упомянутой первой паре конденсаторов. Выходные обкладки упомянутой второй пары конденсаторов подключены к шине синфазного уровня vcm 332 седьмой парой ключей 371, 372, замыкаемых в фазе выборки входного сигнала упомянутой второй парой конденсаторов, и к дифференциальным выходам УВХ 309, 310 восьмой парой ключей 333, 334, замыкаемых в фазе хранения входного сигнала на упомянутой второй паре конденсаторов.

Дифференциальные выходы УВХ подключены к затворам пары входных транзисторов 305, 306 первого типа (в исполнении, изображенном на чертеже, Р - типа) входного ДУ, причем затворы упомянутой пары транзисторов 305, 306 в фазе выборки входного сигнала подключаются парой ключей 330, 331 к шине синфазного уровня vcm 332. Истоки упомянутой пары входных транзисторов 305, 306 объединены и подключены к выходу источника постоянного тока на транзисторе 301 первого типа (Р), а их стоки к выходам 307, 308 ДУ и к стокам первой 313, 314 и второй 311, 312 пар транзисторов второго типа (N), причем исток транзистора источника тока подключен к шине положительного питания vdd 302, а на его затвор 304 подается напряжение, задающее режимный ток ДУ. Затворы первой пары транзисторов 313, 314 второго типа подключены парой ключей 317, 318 к своим стокам, а парой конденсаторов 315, 316 - к общему истоку первой и второй пар транзисторов второго типа и к шине отрицательного питания (или земли) vss 300. Затворы второй пары транзисторов 311, 312 второго типа подключены перекрестно к их стокам, образуя положительную обратную связь, а выходы входного ДУ шунтированы ключом 319.

К общему истоку входных транзисторов первого ДУ также подключен дополнительный коммутируемый источник тока на последовательно включенных транзисторе первого (Р) типа 320 и ключе 321, увеличивающий общий ток источника тока ДУ после завершения фазы выборки входного сигнала на УВХ и отключения затворов первой пары транзисторов второго типа от своих стоков. Увеличенный ток ДУ необходим, по крайней мере, на время формирования выходного сигнала ДУ под воздействием входного сигнала, усиленного положительной обратной связью второй пары транзисторов второго типа.

К выходам первого ДУ 307, 308 подключены затворы входных транзисторов 341, 342 второго типа (на чертеже N-типа) следующего (на чертеже второго) ДУ в соответствии с п.4, 6 Формулы. Общий исток упомянутых входных транзисторов второго ДУ подключен к выходу коммутируемого источника тока 343, а их стоки подключены к стокам пары транзисторов 346, 347 первого (Р) типа и образуют дифференциальные выходы 344, 345 этого ДУ. Затворы пары транзисторов 346, 347 подключены перекрестно к их стокам, образуя положительную обратную связь, а пара ключей 348, 349 коммутирует затворы транзисторов 346, 347 и соответствующие выходы этого ДУ к шине положительного питания 302.

Ключи УВХ этого компаратора также управляются двумя парами тактовых сигналов а0 380, b0 381 и a1 382, b1 383 с не перекрывающимися активными фазами высокого уровня, обычно используемыми для управления аналогичными УВХ, причем пара сигналов a1, b1 задержана относительно пары а0, b0.

Ключ 319 ДУ управляется дополнительным сигналом nab 387, формируемым из сигналов а0, b0, например, логической функцией ИЛИ-НЕ. Ключи 321 и 343, 348, 349 ДУ управляются дополнительными сигналами ncw1 397 и cw1 396 соответственно, формируемыми из дополнительного сигнала cw 394, определяющего длительность активной стадии сравнения входного сигнала КН, например, двумя (cw1) и тремя инверсиями (ncw1) (см. Фиг.5). Отметим, что вместо сигнала ncw1, может также использоваться и сигнал new, полученный из cw одной инверсией.

Ключи ДУ 330, 331, 317, 318 управляются дополнительным сигналом abncw 398, формируемым из сигналов а0, b0, и cw, например, двумя последовательными логическими функциями ИЛИ-НЕ (Фиг.5).

Диаграммы управляющих сигналов а0 380, b0 381, a1 382, b1 383, nab 387, cw 394, new 395, cw1 396, ncw1 397 для ключей описанного КН с двукратной (за период тактового сигнала) выборкой входного сигнала и диаграммы напряжений 420, 421 на выходах 307, 308 первого ДУ и 423, 424 на выходах 344, 345 второго ДУ (второго типа) представлены на Фиг.4b.

Рассмотрим особенности работы более сложного КН с двукратной выборкой входного сигнала, позволяющей в два раза повысить частоту выборок одним КН.

Конструкция и принцип работы УВХ с двукратной выборкой входного сигнала на независимых конденсаторах известны, см. например, патент США "Switched capacitor gain stage", № 5574457, M. Кл. Н03М 1/12, опубликованный 12 ноября 1996 г. При этом в два раза возрастает частота выборок, но появляются дополнительные ошибки выборки, обусловленные рассогласованием емкостей конденсаторов и параметров ключей разных блоков выборки.

Схема и принципы работы УВХ с двукратной выборкой в целом аналогичны работе обычного УВХ с однократной выборкой. Главное отличие УВХ с двукратной выборкой состоит в наличии двух идентичных блоков выборки-хранения, работающих попеременно: во время фазы выборки первым блоком, второй блок находится в фазе хранения, и, наоборот, во время фазы хранения первым блоком, второй блок находится в фазе выборки. Управление обоими блоками УВХ осуществляется, как уже говорилось, двумя парами сигналов а0 380, b0 381, a1 382, b1 383 (Фиг.4b), причем пары сигналов а0, а1 и b0, b1 имеют не перекрывающиеся активные фазы высокого уровня, а пара сигналов a1, b1 задержана относительно пары сигналов а0, b0. Моменты выборки входного сигнала (tspi) определяются задними фронтами сигналов а0, b0. В КН с двукратной выборкой, аналогично выше рассмотренному КН с однократной выборкой, также используется сигнал nab 387, высокий уровень которого замыкает ключ, шунтирующий дифференциальный выход ДУ во время переключения УВХ из фазы выборки в фазу сравнения, и тем самым, препятствующий ложному срабатыванию ДУ после отключения затворов второй пары транзисторов второго типа до появления на его входе правильного входного сигнала.

Как можно видеть, ДУ в КН с двукратной выборкой должен работать в два раза быстрее, обеспечивая обработку выборок обоих УВХ, и соответственно, обе стадии работы (обнуления и сравнения) для такого ДУ должны укладываться в полупериод сигналов а0, b0. Для реализации такого режима работы ДУ необходим дополнительный сигнал cw 394, определяющий временной интервал (окно) стадии сравнения ДУ от момента выборки входного сигнала УВХ. Очевидно, длительность окна стадии сравнения ДУ должна быть минимальной, но достаточной для надежного срабатывания КН при минимальном дифференциальном входном сигнале. Сигналом cw формируются задержанный сигнал cw1 396, высокий уровень которого включает источник тока 343 и отключает ключи 348, 349 второго ДУ с входными транзисторами второго типа, а также задержанный и инвертированный сигнал ncw1 397, низкий уровень которого подключает дополнительный источник тока 321 для увеличения тока ДУ. Также сигналами cw и а0, b0 формируется сигнал abncw 398, низкий уровень которого размыкает ключи 317, 318, 330, 331 ДУ, обеспечивая переход ДУ в стадию сравнения. Очевидно, что для нормальной работы КН с двукратной выборкой стадия сравнения ДУ должна иметь длительность, существенно меньшую длительности фаз хранения УВХ, так как достаточно большое время требуется для последующей стадии обнуления ДУ с учетом необходимости вывода ДУ из состояния максимального дифференциального сигнала выхода под воздействием положительной обратной связи и возможно более точного установления напряжения смещения нуля на выходе ДУ.

На диаграмме Фиг.4b обозначены моменты последовательных выборок входного сигнала tsp1 401, tsp2 404, tsp3 407 и последовательность стадий обнуления 400, 403, 406, 409 и сравнения 402, 405, 408 для выборок блоками А и В УВХ. Приведены условные формы напряжений на дифференциальных выходах первого V₃₀₇ 420, V₃₀₈ 421 и второго V_outp 423, V_outn 424 для ДУ, изображенного на Фиг.3. На диаграмме также показаны: напряжения смещения нуля на выходе первого ДУ в стадии обнуления 422; формирование большого сигнала на выходах первого ДУ в стадии сравнения при низком уровне сигнала abncw; высокий уровень напряжения (питание) на обоих выходах второго ДУ в стадии обнуления; формирование большого сигнала на выходе второго ДУ в стадии сравнения при высоком уровне сигнала cw1.

На Фиг.5 приведен вариант схем формирования дополнительных управляющих сигналов, требующихся для работы КН, приведенного на Фиг.3. Как видно эти схемы чрезвычайно просты.

На Фиг.6 приведена схема КН с тремя ДУ, необходимыми для повышения коэффициента усиления и, соответственно, дальнейшего снижения напряжения смещения нуля и повышения разрешающей способности КН. В этом КН использованы два ДУ с входными транзисторами первого типа и автокоррекцией смещения нуля и третий ДУ с входными транзисторами второго типа для формирования выходного сигнала полной амплитудой в диапазоне напряжения питания. Принципы работы этого КН аналогичны уже рассмотренным. Однако для эффективной работы такого КН необходимо формировать дополнительные управляющие сигналы ncw2, nab1 и cw2 для второго и третьего ДУ с оптимальными задержками, формируя конвейерное прохождение сигнала через все ДУ.

Оценка практической реализуемости и эффективности заявляемого КН проводилась моделированием схемы КН с двукратной выборкой входного сигнала и двумя ДУ, приведенной на Фиг.3, на базе 0.18 мкм КМОП технологии с напряжением питания 1,8 В.

К выходу второго ДУ подключен цифровой триггер-защелка на двух элементах И-НЕ. Целью моделирования была разработка КН, пригодного для использования в быстродействующих (более 100 млн. выборок в секунду) 12 разрядных многостадийных (конвейерных) АЦП в качестве первого каскада с выборкой входного сигнала АЦП и 4-разрядным параллельным преобразованием. Амплитуда дифференциального входного сигнала АЦП - 1В р-р, допустимая ошибка КН - 31 мВ с учетом использования известной технологии цифровой коррекции.

При моделировании использовались управляющие сигналы а0, b0, a1, b1, cw, сформированные реальными КМОП генераторами, используемыми в схеме быстродействующего конвейерного АЦП. Дополнительные управляющие сигналы cw1, ncw1, nab, abncw формировались схемами, приведенными на Фиг.5 в соответствии с диаграммой, приведенной на Фиг.4b.

Некоторые конструктивные характеристики основных элементов КН:

- ширина и длина канала входных транзисторов (РМОП) первого ДУ - 8 мкм / 0,18 мкм;

- ширина и длина канала первой пары NMOП транзисторов первого ДУ - 14 мкм / 0,36 мкм;

- ширина и длина канала второй пары NMOП транзисторов первого ДУ - 1,4 мкм / 0,36 мкм;

- емкость конденсаторов выборки УВХ и хранения смещения ДУ- 0,03 пФ и 0,04 пФ

- типовой ток постоянного и коммутируемого источников тока первого ДУ - 35 мкА и 47 мкА

В результате моделирования получены основные характеристики КН для типовых условий (типовое напряжение питания 1,8 В, температура среды 25°С, типовые модели элементов и идеальное согласование транзисторов ДУ) и для наихудшего случая (напряжение питания в диапазоне 1,6-2,0 В, температура среды в диапазоне минус 40-150°С, все имеющиеся модели элементов и наихудшая комбинация рассогласования транзисторов всех пар обоих ДУ величиной 3 сигма).

Получены следующие характеристики КН:

- минимальный дифференциальный входной сигнал для правильной работы КН (Vin):

12 мВ типовой; 18 мВ наихудший;

- максимальная задержка выходного сигнала КН на выходе триггера:

от момента выборки (заднего фронта сигналов а0, b0), (td_кн):

1,63 нс типовой (при Vin=12 мВ); 2,10 нс наихудший (при Vin=18 мВ);

от момента подключения УВХ к ДУ (переднего фронта сигналов a1, b1), (td ду):

0,97 нс типовой; 1,23 нс наихудший;

- усредненный ток потребления КН (Idd_avg): 124 мкА типовой; 151 мкА наихудший.

Отметим, что время переключения УВХ из фазы выборки в фазу сравнения, включающее величину не перекрытия фаз высокого уровня а0, b0 и задержку сигналов a1, b1 и определяемое быстродействием используемой элементной базы, составило в наихудшем случае 0,87 нс, то есть время задержки сигнала на двух ДУ и выходном триггере (td ду) составило в наихудшем случае всего 1,23 нс. Использование более быстродействующей элементной базы, например технологий с размерами 0,13 мкм и менее, позволит получить еще меньшее время задержки КН.

Из приведенных данных видно, что заявляемый КН имеет отличные характеристики быстродействия при малом токе потребления и приемлемую точность, позволяя реализовывать 12-разрядные конвейерные АЦП с производительностью до 150 млн. выборок в секунду.

Таким образом, заявляемый КН обладает новизной, может быть реализован и позволяет существенно улучшить быстродействие и точность сравнения входного сигнала, а также снизить потребляемую мощность.