функциональная структура параллельного позиционно-знакового сумматора f(+/-) для комбинационного умножителя, в котором выходные аргументы частичных произведений представлены в формате двоичной системы счисления f(2n) (варианты)
| Классы МПК: | G06F7/505 в параллельном режиме по битам, те с отдельной схемой передачи данных для каждого машинного числа |
| Патентообладатель(и): | Петренко Лев Петрович (UA) |
| Приоритеты: |
подача заявки:
2008-04-29 публикация патента:
27.01.2010 |
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений в комбинационном умножителе. Техническим результатом является повышение быстродействия. Каждый разряд устройства в первом варианте реализации содержит четыре логических элементов НЕ, пять логических элементов И, пять логических элементов ИЛИ. 4 н.п. ф-лы, 17 ил. 
Формула изобретения
1. Функциональная структура параллельного позиционно-знакового сумматора f(+/-) для комбинационного умножителя, в которой условно «i» разряд включает логическую функцию f2 (&)-И и логическую функцию f1(&)-И, в которой функциональные входные связи являются функциональными выходными связями логических функций f1(})-ИЛИ, f2 (})-ИЛИ и f3(})-ИЛИ, а одна из функциональных входных связей логических функций f1(})-ИЛИ, f2 (})-ИЛИ, f3(})-ИЛИ и f2(&)-И является функциональной выходной связью логических функций f1 (&)-НЕ, f2(&)-НЕ, f3 (&)-НЕ и f4(&)-НЕ, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного каналов для формирования аргумента положительной суммы +S i и аргумента условно отрицательной суммы -Si , при этом в условно отрицательный канал введены логические функции f3(&)-И, f4(&)-И, f5 (&)-И и логические функции
f4(})-ИЛИ, f5(})-ИЛИ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
2. Функциональная структура параллельного позиционно-знакового сумматора f(+/-) для комбинационного умножителя, в которой условно «i» разряд включает логические функции f1 (&)-НЕ, f2(&)-НЕ, f3 (&)-НЕ, f1(}&)-ИЛИ-НЕ, f 1(&)-И-НЕ и логическую функцию f1 (&)-И, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного каналов для формирования аргумента положительной суммы +Si и аргумента условно отрицательной суммы -Si, при этом в положительный канал «i» разряда сумматора введены логические функции f2(} &)-ИЛИ-НЕ, f3(}&)-ИЛИ-НЕ и f 4(}&)-ИЛИ-НЕ, а в условно отрицательный канал «i» разряда сумматора введена логические функции f 2(&)-И-НЕ, f3(&)-И-НЕ, f4(&)-И-НЕ и f5(& )-И-НЕ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
3. Функциональная структура параллельного позиционно-знакового сумматора f(+/-) для комбинационного умножителя, в которой условно «i» разряд включает логические функции f1 (&)-И, f3(&)-И и f1(})-ИЛИ, в которых функциональная входная связь является функциональной выходной связью логической функции f1(&)-НЕ, f 3(&)-НЕ и f4(&)-НЕ соответственно, и включает логические функции f2(&)-НЕ, f1(&)-И-НЕ, f1(}& )-ИЛИ-НЕ, f1(})-ИЛИ, f2(})-ИЛИ, f3 (})-ИЛИ, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного каналов для формирования аргумента положительной суммы +Si и аргумента условно отрицательной суммы -Si, при этом в положительный канал «i» разряда сумматора введена логическая функция f2(&)-И, а в условно отрицательный канал «i» разряда сумматора введены логические функции f4(&)-И и f4 (})-ИЛИ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
4. Функциональная структура параллельного позиционно-знакового сумматора f(+/-) для комбинационного умножителя, в которой условно «i» разряд включает логические функции f1 (&)-И и f1(}&)-ИЛИ-НЕ, в которых функциональная входная связь является функциональной выходной связью логической функции f2(&)-НЕ и функциональной входной связью разряда для приема входного аргумента ni&m j соответственно и включает логические функции f1 (&)-НЕ, f3(&)-НЕ, f4 (&)-НЕ, f1(&)-И-НЕ, f1 (})-ИЛИ, f2(})-ИЛИ, f2(&)-И, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного каналов для формирования аргумента положительной суммы +S i и аргумента условно отрицательной суммы -Si , при этом в положительный канал «i» разряда сумматора введены логические функции f2(&)-И-НЕ, f3(&)-И-НЕ, а в условно отрицательный канал «i» разряда сумматора введены логические функции f 2(}&)-ИЛИ-НЕ и f3(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
Описание изобретения к патенту
Текст описания приведен в факсимильном виде. 
Класс G06F7/505 в параллельном режиме по битам, те с отдельной схемой передачи данных для каждого машинного числа
ru)min без сквозного переноса f1(±
t
5
f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) - патент 2523876
h1]f(2n) и [1,2sj
-)d/dn аргументов в объединенной их структуре (вариант русской логики) - патент 2480817
