функциональная структура параллельного сумматора с предварительно вводимыми переносами (варианты)
| Классы МПК: | G06F7/50 для сложения; для вычитания |
| Патентообладатель(и): | Петренко Лев Петрович (UA) |
| Приоритеты: |
подача заявки:
2008-04-29 публикация патента:
10.02.2010 |
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений в умножителе. Техническим результатом является повышение быстродействия. Каждый разряд устройства в первом варианте реализации содержит два логических элемента НЕ, три логических элемента И-НЕ, три логических элемент ИЛИ-НЕ. 2 н.п. ф-лы, 9 ил. 
Формула изобретения
1. Функциональная структура параллельного сумматора с предварительно вводимыми переносами, в которой условно «i» разряд включает логическую функцию f1(})-ИЛИ, в которой две функциональные входные связи являются функциональными входными связями разряда для приема аргументов слагаемых ni и mi, а функциональная выходная связь является выходной функциональной связью разряда для формирования аргумента первой промежуточной суммы S1
i и включает логическую функцию f1 (&)-HE, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного канала для формирования аргумента положительной суммы +Si и аргумента условно отрицательной суммы -Si, при этом в положительный канал введены логические функции f1(&)-И-HE, f2(& )-И-НЕ и f3(&)-И-НЕ, а в условно отрицательный канал введены логические функции f2(&)-HE, f1(}&)-ИЛИ-НЕ и f2(}& )-ИЛИ-HE, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
2. Функциональная структура параллельного сумматора с предварительно вводимыми переносами, в которой условно «i» разряд включает логическую функцию f2(})-ИЛИ, в которой две функциональные входные связи являются функциональными входными связями разряда для приема аргументов слагаемых n i и mi, и включает логические функции f i(&)-HE и f1(&)-И, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного канала для формирования аргумента положительной суммы +S i и аргумента условно отрицательной суммы -Si , при этом в положительный канал введены логические функции f 2(&)-HE, f1(})-ИЛИ и f1 (&)-И-HE, а в условно отрицательный канал введены логические функции f1(}&)-ИЛИ-НЕ и f 2(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
Описание изобретения к патенту
Текст описания приведен в факсимильном виде. 
Класс G06F7/50 для сложения; для вычитания
)ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2524562
t
d1/dn второго слагаемого в том же формате (варианты русской логики) - патент 2480816