прецизионный дифференциальный усилитель

Формула изобретения

Прецизионный дифференциальный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) коллекторными выходами, выходной транзистор (4), эмиттер которого связан с выходом (5) прецизионного дифференциального усилителя и цепью установления статического режима (6), цепь активной нагрузки, содержащую первый (7) и второй (8) вспомогательные транзисторы с объединенными базами, коллектор первого (7) вспомогательного транзистора соединен с первым (2) коллекторным выходом входного дифференциального каскада (1), коллектор второго (8) вспомогательного транзистора соединен со вторым (3) коллекторным выходом входного дифференциального каскада, отличающийся тем, что в схему введен дополнительный транзистор (9), база которого соединена с коллектором первого (7) вспомогательного транзистора, эмиттер связан с объединенными базами первого (7) и второго (8) вспомогательных транзисторов через первый (10) дополнительный источник напряжения смещения и подключен к источнику опорного тока (11), а эмиттер выходного транзистора (4) связан с выходом (5) прецизионного дифференциального усилителя через второй (12) источник напряжения смещения, причем напряжения на первом (10) и втором (12) источниках напряжения смещения выбираются, исходя из выражения

,

где - напряжение источника питания прецизионного дифференциального усилителя;

U_эб.4 - напряжение между эмиттером и базой выходного транзистора 4 (U_эб 0,7÷0,8 В);

Е₁₀ - напряжение на первом 10 источнике напряжения смещения;

E₁₂ - напряжение на втором 12 источнике напряжения смещения.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных операционных усилителях (ОУ) с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение операционные усилители с существенными различными параметрами. Особое место занимают ОУ с простейшей архитектурой, содержащие небольшое число элементов. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ОУ.

Наиболее близкой по технической сущности к заявляемому ДУ является классическая схема ДУ (фиг.1), представленная в патенте США № 6.114.904, fig.1, которая стала основой построения большого числа аналоговых устройств, например [1-8].

Существенный недостаток известного ДУ (фиг.1) состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля U_см.

Основная цель предлагаемого изобретения состоит в уменьшении U_см.

Поставленная цель достигается тем, что в прецизионном дифференциальном усилителе (фиг.1), содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 коллекторными выходами, выходной транзистор 4, эмиттер которого связан с выходом 5 прецизионного дифференциального усилителя и цепью установления статического режима 6, цепь активной нагрузки, содержащую первый 7 и второй 8 вспомогательные транзисторы с объединенными базами, коллектор первого 7 вспомогательного транзистора соединен с первым 2 коллекторным выходом входного дифференциального каскада 1, коллектор второго 8 вспомогательного транзистора соединен со вторым 3 коллекторным выходом входного дифференциального каскада, предусмотрены новые элементы и связи - в схему введен дополнительный транзистор 9, база которого соединена с коллектором первого 7 вспомогательного транзистора, эмиттер связан с объединенными базами первого 7 и второго 8 вспомогательных транзисторов через первый 10 дополнительный источник напряжения смещения и подключен к источнику опорного тока 11, а эмиттер выходного транзистора 4 связан с выходом 5 прецизионного дифференциального усилителя через второй 12 источник напряжения смещения, причем напряжения на первом 10 и втором 12 источниках напряжения смещения выбираются исходя из выражения

,

где - напряжение источника питания прецизионного дифференциального усилителя;

U_эб.4 - напряжение между эмиттером и базой выходного транзистора 4 (U_эб 0,7÷0,8 В);

Е₁₀ - напряжение на первом 10 источнике напряжения смещения;

E ₁₂ - напряжение на втором 12 источнике напряжения смещения.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На фиг.3 показана схема дифференциального усилителя-прототипа (правая часть) и заявляемого ДУ (левая часть) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

Прецизионный дифференциальный усилитель (фиг.2) содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 коллекторными выходами, выходной транзистор 4, эмиттер которого связан с выходом 5 прецизионного дифференциального усилителя и цепью установления статического режима 6, цепь активной нагрузки, содержащую первый 7 и второй 8 вспомогательные транзисторы с объединенными базами, коллектор первого 7 вспомогательного транзистора соединен с первым 2 коллекторным выходом входного дифференциального каскада 1, коллектор второго 8 вспомогательного транзистора соединен со вторым 3 коллекторным выходом входного дифференциального каскада. В схему введен дополнительный транзистор 9, база которого соединена с коллектором первого 7 вспомогательного транзистора, эмиттер связан с объединенными базами первого 7 и второго 8 вспомогательных транзисторов через первый 10 дополнительный источник напряжения смещения и подключен к источнику опорного тока 11, а эмиттер выходного транзистора 4 связан с выходом 5 прецизионного дифференциального усилителя через второй 12 источник напряжения смещения. Для достижения поставленной цели напряжения на первом 10 и втором 12 источниках напряжения смещения выбираются исходя из выражения

,

где - напряжение источника питания прецизионного дифференциального усилителя;

U_эб.4 - напряжение между эмиттером и базой выходного транзистора 4 (U_эб 0,7÷0,8 В);

Е₁₀ - напряжение на первом 10 источнике напряжения смещения;

Е ₁₂ - напряжение на втором 12 источнике напряжения смещения.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме на фиг.2.

Если суммарный ток общей эмиттерной цепи ДУ (1) (фиг.2) равен 2I₀, то токи коллекторных выходов I₂ (2) и I₃ (3):

где I_б.р - ток базы n-p-n транзистора.

На основе первого закона Кирхгофа можно записать следующие уравнения для коллекторных (I_к) и эмиттерных (I_э) токов

Поэтому для узла «В»

С учетом уравнений (1) и (2) находим, что в узле «В» происходит взаимная компенсация базовых токов однотипных транзисторов

Как следствие, это не требует смещения нуля ДУ1 на величину напряжения U_см, подача которого на входы Вх.⁽⁺⁾1, Вх.^(-)2 компенсирует разностный ток I_р в узле «В». Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной транзисторов и его радиационной или температурной зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см , зависящее от крутизны преобразования входного напряжения u _вх ДУ (фиг.3) в выходной ток узла «А»

,

где r_э1=r_э2 - сопротивления эмиттерных переходов входных транзисторов дифференциального каскада 1.

Поэтому для схем фиг.1 - фиг.3

,

где _т=26 мВ - температурный потенциал.

В ДУ-прототипе I_p 0, поэтому здесь систематическая составляющая U_см получается на порядок больше (табл.1), чем в заявляемой схеме.

Таблица 1
Систематическая составляющая напряжения смещения нуля сравниваемых ОУ при различных Е10 и E12
Параметры	Uсм
Прототип	Заявляемая схема
1	2	3
Е10 =3,6 В
Е 12=0,7 В	2,0 мВ	88,0 мкВ
Е10=0,7 В
Е 12=3,6 В	1,83 мВ	98,4 мкВ
Е10=4,3 В
Е 12=0	2,9 мВ	86,6 мкВ

Кроме этого величина второй составляющей U_см, обусловленной внутренней обратной связью в транзисторах ДУ(1), а также 7 и 8 уменьшается более чем на порядок. При этом условие минимизации этой составляющей U_см определяются формулой изобретения:

где - напряжение источника питания прецизионного дифференциального усилителя;

U_эб.4 - напряжение между эмиттером и базой выходного транзистора 4 (U_эб 0,7÷0,8 В);

Е₁₀ - напряжение на первом 10 источнике напряжения смещения;

Е ₁₂ - напряжение на втором 12 источнике напряжения смещения.

Компьютерное моделирование схем фиг.3 (табл.1) подтверждает данные теоретические выводы - в заявляемом ДУ при соотношениях Е₁₀ и Е₁₂, соответствующих формуле (10), напряжение U_см остается достаточно малым (88÷98,4 мкВ), а в ДУ-прототипе U_см=1,83÷2,9 мВ.

Выбирая Е₁₂ исходя из заданной амплитуды выходного напряжения ДУ, необходимо обеспечить строго определенное значение Е₁₀ (10), минимизирующее U_см более чем на порядок.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом.

Источники информации

1. Патент США № 4.042.886.

2. Патент Японии JP 10032437.

3. Патент Японии JP 2005033558.

4. Патент США № 4.595.883, fig.4.

5. Патентная заявка США № 2005/0063270 А1, fig.2.

6. Патент США № 5.166.638, fig.1.

7. Патент США № 5.537.081, fig.3.

8. Патент США № 6.114.904.