дифференциальный операционный усилитель с малым напряжением смещения нуля

Формула изобретения

1. Дифференциальный операционный усилитель с малым напряжением смещения нуля, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) коллекторными выходами, первый коллекторный выход (2) соединен с эмиттером первого (4) выходного транзистора, эмиттеры первого (4) и второго (5) выходных транзисторов через первый (6) и второй (7) токостабилизирующие двухполюсники связаны с шиной источника питания (8), цепь смещения потенциалов (9), связанную с объединенными базами первого (4) и второго (5) выходных транзисторов, токовое зеркало (10), вход которого подключен к коллектору первого (4) выходного транзистора, а выход соединен с коллектором второго (5) выходного транзистора и базой транзистора (11) выходного буферного усилителя (12), отличающийся тем, что в схему введен дополнительный транзистор (16), база которого соединена с цепью смещения потенциалов (9), коллектор подключен к эмиттеру второго (5) выходного транзистора, а эмиттер соединен со вторым (3) токовым выходом входного дифференциального каскада (1).

2. Устройство по п.1, отличающееся тем, что в схему введен транзистор терморадиационной компенсации (17), коллектор которого подключен к эмиттеру первого (4) выходного транзистора.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ на базе «перегнутых» каскодов [1-18], получившие широкое применение в микроэлектронных изделиях. Предлагаемое изобретение относится к данному типу ОУ.

Наиболее близким по технической сущности к заявляемому ОУ является классическая схема ОУ, фиг.1, представленная в патенте фирмы Analog Devices № 6483382, fig.1, fig.2, которая также присутствует в других патентах [1-18].

Существенный недостаток известного ОУ, фиг.1, состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля U_см.

Основная задача предлагаемого изобретения состоит в уменьшении напряжения смещения нуля U_см.

Поставленная цель достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 коллекторными выходами, первый коллекторный выход 2 соединен с эмиттером первого 4 выходного транзистора, эмиттеры первого 4 и второго 5 выходных транзисторов через первый 6 и второй 7 токостабилизирующие двухполюсники связаны с шиной источника питания 8, цепь смещения потенциалов 9, связанную с объединенными базами первого 4 и второго 5 выходных транзисторов, токовое зеркало 10, вход которого подключен к коллектору первого 4 выходного транзистора, а выход соединен с коллектором второго 5 выходного транзистора и базой транзистора 11 выходного буферного усилителя 12, предусмотрены новые элементы и связи - в схему введен дополнительный транзистор 16, база которого соединена с цепью смещения потенциалов 9, коллектор подключен к эмиттеру второго 5 выходного транзистора, а эмиттер соединен со вторым 3 токовым выходом входного дифференциального каскада 1.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На фиг.3 показана схема фиг.2 в соответствии с п.1 формулы изобретения и конкретным выполнением выходного эмиттерного повторителя 12.

На фиг.4 и 5 показаны схемы дифференциального усилителя-прототипа (фиг.4) и заявляемого ОУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.6 показаны результаты компьютерного моделирования схем фиг.4 и фиг.5 - зависимость напряжения смещения нуля U _см от температуры.

На фиг.7 и 8 представлены варианты практической реализации в среде PSpice известного (фиг.7) и заявляемого (фиг.8) ОУ, фиг.2, с конкретным выполнением токового зеркала 10 (по схеме Вильсона) и выходного буферного усилителя 12 в виде каскада с общим эмиттером.

Графики фиг.9 характеризуют температурную зависимость напряжения смещения нуля схем фиг.7 и 8.

Дифференциальный операционный усилитель, фиг.2, содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 коллекторными выходами, первый коллекторный выход 2 соединен с эмиттером первого 4 выходного транзистора, эмиттеры первого 4 и второго 5 выходных транзисторов через первый 6 и второй 7 токостабилизирующие двухполюсники связаны с шиной источника питания 8, цепь смещения потенциалов 9, связанную с объединенными базами первого 4 и второго 5 выходных транзисторов, токовое зеркало 10, вход которого подключен к коллектору первого 4 выходного транзистора, а выход соединен с коллектором второго 5 выходного транзистора и базой транзистора 11 выходного буферного усилителя 12. Дифференциальный каскад 1 выполнен на транзисторах 13, 14 и двухполюснике 15. В схему введен дополнительный транзистор 16, база которого соединена с цепью смещения потенциалов 9, коллектор подключен к эмиттеру второго 5 выходного транзистора, а эмиттер соединен со вторым 3 токовым выходом входного дифференциального каскада 1. В схеме фиг.4 выходной буферный усилитель выполнен на транзисторе 11 и двухполюснике 18.

На фиг.2 и 3, в соответствии с п.2 формулы изобретения, в схему введен транзистор терморадиационной компенсации 17, коллектор которого подключен к эмиттеру первого 4 выходного транзистора.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.3.

Если ток двухполюсника 15 равен 2I₀, то токи коллекторов транзисторов 13 и 14, 16, 4 и 5:

где I_б.i=I_э.i / _i - ток базы i-го n-p-n (I_б.р) или p-n-p (I_б.n) транзистора при эмиттерном токе I _э.i=I₀;

_i - коэффициент усиления но току базы i-го транзистора.

Поэтому входной (I_вх.10) и выходной (I _вых.10) токи токового зеркала 10

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ=I_б.р - ток базы n-p-n транзистора 11 буферного усилителя 12. Подставляя (1)÷(7) в (8) находим, что разностный ток, определяющий U_см ДУ:

Как следствие, при I_р=0 не требуется смещения нуля ДУ, фиг.2, на величину U_см , подача которого на его входы Bx.⁽⁺⁾1, Bx.^(-) 2 компенсирует разностный ток I_р в узле «А».

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см , зависящее от крутизны преобразования входного дифференциального напряжения u_вх ДУ в выходной ток узла «А»:

где r_э13=r_э14 - сопротивления эмиттерных переходов входных транзисторов 13 и 14 дифференциального каскада 1.

Поэтому для схем фиг.1-3

где _т,=26 мВ - температурный потенциал.

В ДУ-прототипе I_p-I_б.р 0, поэтому здесь систематическая составляющая U_см получается более чем на порядок больше (U_см=-1,18 мВ), чем в заявляемой схеме (U_см=-11,0 мкВ) (фиг.4-9).

Компьютерное моделирование схем фиг.4 подтверждает данные теоретические выводы (фиг.6, 9).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США № 5091701, fig.1.

2. Патент США № 6448853, fig.6.

3. Патент США № 6529076.

4. Патент США № 5327100, fig.2.

5. Патентная заявка США 2002/0196079 fig.1.

6. Патент США № 5734296, fig.3.

7. Патентная заявка США 2003/0090321 fig.8.

8. Патент США № 6710654.

9. Патент США № 6483382, fig.2.

10. Патентная заявка США 2006/0202762.

11. Патент США № 5140280, fig.1.

12. Патент США № 4600893, fig.7.

13. Патент США № 6788143.

14. Патент США № 6734720, fig.1.

15. Патентная заявка США 2008/0186091, fig.4.

16. Патентная заявка США 2007/0069815.

17. Патент США № 6304143, fig.3.

18. Патент Англии GB 2035003.