аналоговый перемножитель напряжений

Формула изобретения

1. Аналоговый перемножитель напряжений, содержащий первый (1) (u_x) и второй (2) противофазные источники входного напряжения канала X, первый (3) (u_y3) и второй (4) (u_y4) источники входного напряжения канала Y, первый (5) и второй (6) входные транзисторы, эмиттеры которых объединены и подключены к первому (7) токостабилизирующему двухполюснику, связанному вторым выводом с первым (8) источником напряжения питания, третий (9) и четвертый (10) входные транзисторы, эмиттеры которых объединены и подключены ко второму (11) токостабилизирующему двухполюснику, связанному вторым выводом с первым (8) источником питания, цепь нагрузки (12), связанную со вторым (13) источником питания, а также первым (14) и вторым (15) выходами устройства, причем базы второго (6) и третьего (9) входных транзисторов объединены, база первого (5) входного транзистора соединена с первым (1) (u_х ) источником входного напряжения канала X, коллектор первого (5) входного транзистора соединен с первым (14) выходом устройства, коллектор четвертого (10) входного транзистора соединен со вторым (15) выходом устройства, отличающийся тем, что в схему введены пятый (16), шестой (17), седьмой (18) и восьмой (19) входные транзисторы, эмиттер пятого (16) и шестого (17) входных транзисторов через третий (20) токостабилизирующий двухполюсник связаны с первым (8) источником питания, эмиттеры седьмого (18) и восьмого (19) входных транзисторов через четвертый (21) токостабилизирующий двухполюсник соединены с первым (8) источником питания, базы второго (6) и третьего (9) входных транзисторов подключены к первому (3) источнику входного напряжения (u_y3) канала Y, базы шестого (17) и седьмого (18) входных транзисторов объединены и подключены ко второму (4) источнику входного напряжения (u _y4) канала Y, база пятого (16) входного транзистора подключена к базе первого (5) входного транзистора, база восьмого (19) входного транзистора соединена с базой четвертого (10) входного транзистора и вторым (2) источником входного напряжения канала X, коллекторы второго (6), третьего (9), шестого (17) и седьмого (18) входных транзисторов подключены к выходу дополнительного источника напряжения (22), коллектор пятого (16) входного транзистора соединен со вторым (18) выходом устройства, коллектор восьмого (19) входного транзистора связан с первым (14) выходом устройства.

2. Аналоговый перемножитель напряжений по п.1, отличающийся тем, что площади эмиттерных p-n переходов второго (6), третьего (9), шестого (17) и седьмого (18) входных транзисторов в N-раз больше площадей эмиттерных p-n переходов первого (5), четвертого (10), пятого (16) и восьмого (19) входных транзисторов, причем первый (1) источник входного напряжения канала X противофазен второму (2) источнику входного напряжения канала X а первый (3) источник входного напряжения канала Y (u _y1) противофазен второму (4) источнику входного напряжения канала Y (u_y2).

3. Аналоговый перемножитель напряжений по п.1, отличающийся тем, что площади эмиттерных p-n переходов второго (6), третьего (9), шестого (17) и седьмого (18) входных транзисторов приблизительно в 16 раз больше площадей эмиттерных p-n переходов первого (5), четвертого (10), пятого (16) и восьмого (19) входных транзисторов (N 16).

4. Аналоговый перемножитель напряжений по п.1, отличающийся тем, что напряжение дополнительного источника (22) приблизительно равно статическому напряжению на коллекторах первого (5), третьего (10), пятого (16) и восьмого (19) входных транзисторов.

5. Аналоговый перемножитель напряжений по п.1, отличающийся тем, что первый (3) источник входного напряжения канала Y имеет первую (25) постоянную составляющую, а второй (4) источник входного напряжения канала Y имеет вторую (26) постоянную составляющую.

6. Аналоговый перемножитель напряжений по п.5, отличающийся тем, что первая (25) и вторая (26) постоянные составляющие первого (3) и второго (4) источников входного напряжения канала Y приблизительно одинаковы по величине и имеют одинаковую полярность, а переменные составляющие первого (3) (27) и второго (4) (28) источников входного напряжения канала Y противофазны.

7. Аналоговый перемножитель напряжений по п.5, отличающийся тем, что первая (25) и вторая (26) постоянные составляющие первого (3) и второго (4) источников входного напряжения канала «Y» приблизительно одинаковы по величине, но имеют противоположную полярность, а переменные составляющие первого (3) (27) и второго (4) (28) источников входного напряжения канала Y синфазны.

Описание изобретения к патенту

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления.

Аналоговый перемножитель является базовым узлом современных систем приема и обработки сигналов ВЧ- и СВЧ-диапазонов аналоговой вычислительной и измерительной техники, позволяет решать задачи выделения разностной частоты, аттенюации сигналов. АПН является неотъемлемым звеном квадратурных модуляторов и демодуляторов, а также синхронных фильтров. Высоколинейный широкополосный АПН может служить базовой ячейкой нелинейных СФ-блоков систем на кристалле.

Аналоговый перемножитель напряжений (АПН) современных систем связи и телекоммуникаций реализуется, в основном, на базе перемножающей ячейки Джильберта, которая совершенствовалась в более чем 50 патентах ведущих микроэлектронных фирм (см., например, [1-16]).

На основе ячейки Джильберта реализуются не только перемножители напряжений, но и управляемые усилители, и смесители (миксеры) сигналов ВЧ- и СВЧ-диапазонов, удвоители частоты. В этом смысле АПН является базовым функциональным узлом современной микроэлектроники, определяющим качественные показатели многих систем связи.

Предлагаемое изобретение относится к данному классу устройств.

Ближайшим прототипом заявляемого устройства является аналоговый перемножитель, представленный в патенте фирмы Texas Instruments Inc. US № 7024448 fig.2, содержащий первый 1 (u_x) и второй 2 противофазные источники входного напряжения канала «X», первый 3 (u_y3) и второй 4 (u_y4) источники входного напряжения канала «Y», первый 5 и второй 6 входные транзисторы, эмиттеры которых объединены и подключены к первому 7 токостабилизирующему двухполюснику, связанному вторым выводом с первым 8 источником напряжения питания, третий 9 и четвертый 10 входные транзисторы, эмиттеры которых объединены и подключены ко второму 11 токостабилизирующему двухполюснику, связанному вторым выводом с первым (8) источником питания, цепь нагрузки 12, связанную со вторым 13 источником питания, а также первым 14 и вторым 15 выходами устройства, причем базы второго 6 и третьего 9 входных транзисторов объединены, база первого 5 входного транзистора соединена с первым 1 (u_x) источником входного напряжения канала «X», коллектор первого 5 входного транзистора соединен с первым 14 выходом устройства, коллектор четвертого 10 входного транзистора соединен со вторым 15 выходом устройства.

Существенный недостаток известного перемножителя напряжений состоит в том, что он неработоспособен при малых напряжениях питания (например, ±1 B). Это связано с «двухъярусной» архитектурой АПН-прототипа.

Основная задача предлагаемого изобретения состоит в снижении напряжения питания до ±0,9·1 B.

Первая дополнительная цель - расширение частотного диапазона за счет исключения из структуры АПН управляемых источников тока канала «Y», которые реализуются в известной схеме на четырех транзисторах. Такое количество инерционных активных элементов сказывается на частотном диапазоне АПН.

Вторая дополнительная цель - «привязка» источников входного напряжения u_x и u_y к общей шине источника питания. Решение этой задачи существенно упрощает согласование АПН по входам с источниками сигналов u_x и u_y , которые могут подаваться относительно общей шины без цепей смещения статического режима, влияющих на стабильность нулевого уровня АПН.

Поставленные цели достигаются тем, что в АПН фиг.2, содержащем первый 1 (u_x) и второй 2 противофазные источники входного напряжения канала «X», первый 3 (u_y3) и второй 4 (u_y4) источники входного напряжения канала «Y», первый 5 и второй 6 входные транзисторы, эмиттеры которых объединены и подключены к первому 7 токостабилизирующему двухполюснику, связанному вторым выводом с первым 8 источником напряжения питания, третий 9 и четвертый 10 входные транзисторы, эмиттеры которых объединены и подключены ко второму 11 токостабилизирующему двухполюснику, связанному вторым выводом с первым (8) источником питания, цепь нагрузки 12, связанную со вторым 13 источником питания, а также первым 14 и вторым 15 выходами устройства, причем базы второго 6 и третьего 9 входных транзисторов объединены, база первого 5 входного транзистора соединена с первым 1 (u_x) источником входного напряжения канала «X», коллектор первого 5 входного транзистора соединен с первым 14 выходом устройства, коллектор четвертого 10 входного транзистора соединен со вторым 15 выходом устройства, предусмотрены новые элементы и связи - в схему введены пятый 16, шестой 17, седьмой 18 и восьмой 19 входные транзисторы, эмиттер пятого 16 и шестого 17 входных транзисторов через третий 20 токостабилизирующий двухполюсник связаны с первым 8 источником питания, эмиттеры седьмого 18 и восьмого 19 входных транзисторов через четвертый 21 токостабилизирующий двухполюсник соединены с первым 8 источником питания, базы второго 6 и третьего 9 входных транзисторов подключены к первому 3 источнику входного напряжения (u_y3) канала «Y», базы шестого 17 и седьмого 18 входных транзисторов объединены и подключены ко второму 4 источнику входного напряжения (u_y4) канала «Y», база пятого 16 входного транзистора подключена к базе первого 5 входного транзистора, база восьмого 19 входного транзистора соединена с базой четвертого 10 входного транзистора и вторым 2 источником входного напряжения канала «X», коллекторы второго 6, третьего 9, шестого 17 и седьмого 18 входных транзисторов подключены к выходу дополнительного источника напряжения 22, коллектор пятого 16 входного транзистора соединен со вторым 18 выходом устройства, коллектор восьмого 19 входного транзистора связан с первым 14 выходом устройства.

На фиг.1 показана схема АПН-прототипа, а на фиг.2 - схема заявляемого АПН в соответствии с п.1, п.2, п.3 и п.4 формулы изобретения.

На фиг.3 приведены графики, поясняющие особенности работы АПН фиг.2 - зависимость коэффициентов усиления К_у верхнего (входные транзисторы 5, 6, 9, 10) и нижнего (входные транзисторы 16, 17, 18, 19) каналов усиления от отношения площадей эмиттерных переходов входных транзисторов

и ,

где Sк.n - площади эмиттерных переходов к-го и n-го транзистора.

При N_в=N _н=16 начальное положение рабочей точки (u_y=0) соответствует координате Q.

На фиг.4 показана схема АПН в соответствии с п.4 формулы изобретения.

На фиг.5 показана схема АПН в соответствии с п.5 и п.6 формулы изобретения

На фиг.6 приведены графики, поясняющие особенности работы АПН фиг.5 - зависимость коэффициента передачи по напряжению К_у верхнего (5, 6, 9, 10) и нижнего (16, 17, 18, 19) каналов усиления при смещении нуля их характеристик управления K_y=f(u_y) на величину .

На фиг.7 приведена схема АПН, соответствующая фиг.5, в котором постоянные составляющие первого 3 и второго 4 источников входного напряжения канала «Y» имеют одинаковую полярность и создаются за счет делителей напряжения на резисторах 30, 31 и 33, 34.

На фиг.8 показана схема АПН в соответствии с п.7 формулы изобретения.

На фиг.9 приведены графики, поясняющие особенности работы АПН фиг.8 - при смещении нуля характеристик управления K_y=f(u_y) на величины и - для верхнего и нижнего каналов усиления при синфазном изменении переменных составляющих e_y (27) и e _y (28).

На фиг.10 приведена схема АПН, соответствующая фиг.8, в котором постоянные составляющие первого и второго источников входного напряжения канала «Y» имеют противоположную полярность и создаются за счет применения резистивных делителей напряжения на элементах 30, 31 и 33, 34.

На фиг.11 - фиг.12 приведена схема АПН фиг.4 и ее статический режим в среде компьютерного моделирования Cadance, а на чертеже фиг.13 показана зависимость модуля ее коэффициента усиления по напряжению K_u=u_выx/u_x от уровня напряжения управления u_y=U_var. Такой режим измерения K_u характеризует применение заявляемого АПН в качестве управляемого усилителя.

На фиг.14 приведены результаты компьютерного моделирования схемы фиг.11 для случая перемножения двух напряжений u_x и u _y. Эти графики показывают, что заявляемый АПН является четырехквадрантным перемножителем.

На фиг.15 показана зависимость выходного напряжения АПН фиг.11 при работе с сигналами u_x=1 мВ, f_x=1 ГГц и u_y=1 мВ, f_y=10 мГц.

Спектры выходного напряжения АПН фиг.11, соответствующие фиг.15, приведены на фиг.16 и фиг.17 в разных масштабах по оси частот.

Заявляемый АПН фиг.2 содержит первый 1 (u_x) и второй 2 противофазные источники входного напряжения канала «X», первый 3 (u_y3) и второй 4 (u_y4) источники входного напряжения канала «Y», первый 5 и второй 6 входные транзисторы, эмиттеры которых объединены и подключены к первому 7 токостабилизирующему двухполюснику, связанному вторым выводом с первым 8 источником напряжения питания, третий 9 и четвертый 10 входные транзисторы, эмиттеры которых объединены и подключены ко второму 11 токостабилизирующему двухполюснику, связанному вторым выводом с первым (8) источником питания, цепь нагрузки 12, связанную со вторым 13 источником питания, а также первым 14 и вторым 15 выходами устройства, причем базы второго 6 и третьего 9 входных транзисторов объединены, база первого 5 входного транзистора соединена с первым 1 (u_x) источником входного напряжения канала «X», коллектор первого 5 входного транзистора соединен с первым 14 выходом устройства, коллектор четвертого 10 входного транзистора соединен со вторым 15 выходом устройства. В схему введены пятый 16, шестой 17, седьмой 18 и восьмой 19 входные транзисторы, эмиттер пятого 16 и шестого 17 входных транзисторов через третий 20 токостабилизирующий двухполюсник связаны с первым 8 источником питания, эмиттеры седьмого 18 и восьмого 19 входных транзисторов через четвертый 21 токостабилизирующий двухполюсник соединены с первым 8 источником питания, базы второго 6 и третьего 9 входных транзисторов подключены к первому 3 источнику входного напряжения (u_y3) канала «Y», базы шестого 17 и седьмого 18 входных транзисторов объединены и подключены ко второму 4 источнику входного напряжения (u_y4) канала «Y», база пятого 16 входного транзистора подключена к базе первого 5 входного транзистора, база восьмого 19 входного транзистора соединена с базой четвертого 10 входного транзистора и вторым 2 источником входного напряжения канала «X», коллекторы второго 6, третьего 9, шестого 17 и седьмого 18 входных транзисторов подключены к выходу дополнительного источника напряжения 22, коллектор пятого 16 входного транзистора соединен со вторым 18 выходом устройства, коллектор восьмого 19 входного транзистора связан с первым 14 выходом устройства.

В схеме фиг.2 в соответствии с п.2 формулы изобретения площади эмиттерных p-n переходов второго 6, третьего 9, шестого 17 и седьмого 18 входных транзисторов в N-раз больше площадей эмиттерных p-n переходов первого 5, четвертого 10, пятого 16 и восьмого 19 входных транзисторов, причем первый 1 источник входного напряжения канала «X» (u_x) противофазен второму 2 источнику входного напряжения канала «X» , а первый 3 источник входного напряжения канала «Y» противофазен второму 4 источнику входного напряжения канала «Y» (u_y4).

Причем в соответствии с п.3 формулы изобретения площади эмиттерных p-n переходов второго 6, третьего 9, шестого 17 и седьмого 18 входных транзисторов приблизительно в 16 раз больше площадей эмиттерных p-n переходов первого 5, четвертого 10, пятого 16 и восьмого 19 входных транзисторов (N 16).

Кроме этого, в схеме фиг.2 и фиг.4 в соответствии с п.4 напряжение дополнительного источника 22 приблизительно равно статическому напряжению на коллекторах первого 5, третьего 10, пятого 16 и восьмого 19 входных транзисторов, а цепь нагрузки выполнена в виде резисторов 23 и 24.

В схеме фиг.5 в соответствии с п.5 формулы изобретения первый 3 источник входного напряжения канала «Y» имеет первую 25 постоянную составляющую, а второй 4 источник входного напряжения канала «Y» имеет вторую 26 постоянную составляющую .

В схеме фиг.5 в соответствии с п.6 формулы изобретения первая 25 и вторая 26 постоянные составляющие первого 3 и второго 4 источников входного напряжения канала «Y» приблизительно одинаковы по величине и имеют одинаковую полярность, а переменные составляющие первого 3 (27) и второго 4 (28) источников входного напряжения канала «Y» противофазны.

В схеме фиг.8 в соответствии с п.7 формулы изобретения первая 25 и вторая 26 постоянные составляющие первого 3 и второго 4 источников входного напряжения канала «Y» приблизительно одинаковы по величине, но имеют противоположную полярность, а переменные составляющие первого 3 (27) и второго 4 (28) источников входного напряжения канала «Y» синфазны.

Рассмотрим работу АПН фиг.2.

Статический режим по току входных транзисторов 5, 6, 9, 10 (верхний канал усиления) и 16, 17, 18 и 19 (нижний канал усиления) устанавливается токостабилизирующими двухполюсниками 7, 11, 20 и 21. В частном случае данные двухполюсники могут быть резисторами. В схемах АПН, имеющих напряжения первого 8 и второго 13 источников питания более 1,5÷1,6 B в качестве этих токостабилизирующих двухполюсников можно использовать классические транзисторные стабилизаторы тока или токовые зеркала, описанные в технической литературе.

Напряжение на выходах 14 и 15 АПН фиг.2 зависит от токов, протекающих в резисторах нагрузки 23 и 24. В свою очередь, переменные токи через эти резисторы формируются входными транзисторами 5, 6, 9, 10 (верхний канал усиления) и входными транзисторами 16, 17, 18 и 19 (нижний канал усиления). Причем эти токи имеют несколько составляющих:

- переменные токи, пропорциональные u_x, формируемые верхним каналом усиления на входных транзисторах 5, 6, 9, 10;

- переменные токи, пропорциональные u_x, формируемые нижним каналом усиления на входных транзисторах 16, 17, 18, 19;

- переменные токи, зависящие от сигнала управления u _y транзисторами верхнего канала усиления (элементы 5, 6, 9,10);

- переменные токи, зависящие от сигнала управления u _y транзисторами нижнего канала усиления (элементы 16,17,18, 19).

Численные значения токов , , , определяются сопротивлениями эмиттерных переходов соответствующих транзисторов, которые управляются напряжениями u_y3 и u_y4. При этом увеличение положительного напряжения источника 3 входного напряжения канала «Y» u_y3 вызывает уменьшение коэффициентов передачи сигналов u_x (1) и (2) со входов Вх.х₁ и Вх.х₂ канала «X» через входные транзисторы 5, 6, 9, 10 (верхний канал усиления) в цепь нагрузки (фиг.3), а увеличение отрицательного напряжения источника сигнала (4) u_y4 приводит к увеличению противофазной передачи u_x (1) и (2) через транзисторы 16, 17, 18, 19 в цепь нагрузки (12) по нижнему каналу усиления (фиг.3б). Если u_y3=u _y4=0, то передача u_x и на выход будет близка к нулю.

Данные зависимости подтверждаются графиками фиг.15, фиг.14, которые свидетельствуют о том, что заявляемое устройство фиг.2 является аналоговым перемножителем малых сигналов u_x и u_y.

Для расширения рабочего диапазона изменения u_x и u _y следует использовать предварительное логарифмирование этих сигналов, которое применяется в традиционных схемах перемножителей на основе ячейки Джильберта.

Первая существенная особенность заявляемого устройства состоит в том, что площади эмиттерных переходов входных транзисторов 6, 9, 17 и 18 в N-раз превышают площади эмиттерных переходов входных транзисторов 5,10, 16, 19. При N_в=N_н=16 и u_y=0 коэффициенты передачи сигналов u_x и u_y в цепь нагрузки через транзисторы 5, 6, 9, 10 (верхний канал) и транзисторы 16, 17, 18, 19 (нижний канал) одинаковы и составляют, примерно, половину от максимального значения коэффициентов передачи К_у по этим каналам фиг.3. Если N_в=N _н 16, то коэффициенты передачи этих каналов при u_y =0 оказываются неодинаковы, что приводит к нессиметрии характеристики управления (фиг.6) и снижению допустимых амплитуд перемножаемых напряжений. При N=1, так же как и при N>>1, схема фиг.2 теряет свойства перемножителя напряжений u_x и u _y. Таким образом, следует подчеркнуть, что оптимальная работоспособность схемы фиг.2 обеспечивается только в случае, когда N_в=N_н 16.

Вторая существенная особенность схемы фиг.2, обязательная для любых перемножителей, состоит в том, что передача напряжений источников 3 и 4 u_y3 и u _y4 в цепь нагрузки 12 близка к нулю.

Для суммирующих точек ₁ и ₂ в схеме фиг.2 выполняются условия:

Следовательно, сигнал управления u _y=u_y3=u_y4 отсутствует в нагрузке 12, что характерно для перемножителей напряжения.

Спектр выходных сигналов при перемножении u_x и u _y с частотой 1 ГГц и 10 мГц приведен на фиг.14, фиг.15, который показывает, что в выходном сигнале практически отсутствуют первые гармоники входных сигналов f_x и f_y . Данное свойство характерно для перемножителей напряжения.

Анализ предельных значений минимального напряжения питания показывает, что при малых амплитудах выходного напряжения в АПН фиг.2 напряжения . Отрицательное напряжение питания при использовании известных способов стабилизации может принимать значение . Таким образом, общее напряжение питания АПН фиг.2 , что недостижимо в АПН-прототипе.

Таким образом, предлагаемое устройство выполняет функции перемножителя сигналов, может работать при малых напряжениях питания, обеспечивает более широкий диапазон рабочих частот и не требует входных согласующих статический режим цепей, отрицательно влияющих на стабильность нуля АПН.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 7024448 fig.2.

2. Патент US 5157350 fig.2.

3. Патент US 5877974 fig.4.

4. Патент US 5886916 fig.2.

5. Патент US 3689752.

6. Патент US 5684419 fig.3.

7. Патент US 4458211.

8. Патент US 4572975.

9. Патент US 5889425.

10. Патент US 5331289 fig.1.

11. Патент US 5914639 fig.4.

12. Патент US 6111463 fig.11.

13. Патент US 5886560 fig.1.

14. Патентная заявка US 2006/0232334 fig.1.

15. Патент JP 53-25780, кл. 98(5).

16. Патент ЕР 917285 fig.1.