персональный компьютер

Формула изобретения

Персональный компьютер (ПК), содержащий первое радиопередающее устройство в системном блоке ПК и первое радиоприемное устройство, второе радиопередающее устройство, расположенное на корпусе клавиатуры, к входам которого подключены выходы клавиатуры и мыши, и второе радиоприемное устройство, расположенное на системном блоке ПК, к разъемам ввода клавиатуры и мыши которого подключены первый и второй выходы второго радиоприемного устройства, первое радиопередающее устройство содержит формирователь кодов, синтезатор частот, первый самоходный распределитель импульсов (СРИ), в второй самоходный распределитель импульсов (СРИ) и передатчик радиосигналов из последовательно соединенных усилителя несущей частоты, амплитудного модулятора и выходного усилителя, формирователь кодов имеет с первого по четвертый информационные входы, вход первого СРИ подключен к соответствующему (первому) управляющему выходу видеоадаптера ПК, а выход его подключен к соответствующему информационному входу формирователя кодов, вход второго СРИ подключен к соответствующему (второму) управляющему выходу видеоадаптера ПК, а выход его подключен к соответствующему информационному входу формирователя кодов, вход синтезатора частот подключен к соответствующему выходу тактового генератора ПК, первый выход синтезатора частот подключен к второму управляющему входу формирователя кодов, второй выход синтезатора частот подключен к входу усилителя несущей частоты в передатчике радиосигналов, второй вход амплитудного модулятора которого подключен к выходу формирователя кодов, первое радиоприемное устройство содержит антенну, блок выбора канала передачи, канал приема радиосигналов из последовательно соединенных блока приема радиосигналов, первый вход которого подключен к антенне, вторые входы подключены к первой группе выходов блока выбора канала передачи, усилитель радиочастоты и двухполярный амплитудный детектор, включает первый формирователь импульсов, вход которого подключен к первому выходу двухполярного амплитудного детектора, второй формирователь импульсов, вход которого подключен к второму выходу двухполярного амплитудного детектора и содержит канал формирования управляющих сигналов, включающий последовательно соединенные блок выделения строчного синхроимпульса (ССИ), первый и второй входы которого подключены к выходам соответственно первого и второго формирователей импульсов, и синтезатор частот, вторая группа входов которого подключена к второй группе выходов блока выбора канала передачи, отличающийся тем, что в первое радиопередающее устройство введены с первого по шестой кодеры, синтезатор частот имеет третий выход (5 МГц), четвертый выход (25 кГц), пятый выход (20 МГц) и шестой выход (160 МГц), информационные входы первого - шестого кодеров подключены к соответствующим (первому - шестому) информационным выходам видеоадаптера ПК, одноименные управляющие входы кодеров объединены и подключены первые к входу второго СРИ, вторые к шестому выходу (160 МГц) синтезатора частот, третьи к пятому выходу (20 МГц) синтезатора частот, четвертые к третьему выходу (5 МГц) синтезатора частот, выходы первого - третьего кодеров подключены к первому информационному входу формирователя кодов, выходы четвертого - шестого кодеров подключены к второму информационному входу формирователя кодов, к третьему информационному входу которого подключен выход первого СРИ, к четвертому информационному входу подключен выход второго СРИ, формирователь кодов выполнен из двух идентичных каналов, первый канал включает последовательно соединенные первый блок элементов И, которых 27 штук и первые входы которых являются первым информационным входом формирователя кодов, первый и второй элементы ИЛИ, и первый выходной ключ, и первый самоходный распределитель импульсов (СРИ), выходы которого подключены к вторым входам первого блока элементов И, второй канал включает последовательно соединенные второй блок элементов И, которых 27 штук и первые входы которых являются вторым информационным входом формирователя кодов, третий и четвертый элементы ИЛИ, и второй выходной ключ, и второй СРИ, выходы которого подключены к вторым входам второго блока элементов И, формирователь кодов включает последовательно соединенные восьмиразрядный счетчик импульсов и дешифратор, первый и второй ключи, первый выход дешифратора подключен к первому управляющему U_от входу первого ключа, второй выход дешифратора подключен к второму управляющему U_з входу первого ключа, выход которого подключен параллельно к входам первого и второго СРИ, вход второго ключа является третьим информационным входом, а выход его подключен к второму входу второго элемента ИЛИ, второй вход четвертого элемента ИЛИ является четвертым информационным входом формирователя кодов, выходом которого являются объединенные выходы первого и второго выходных ключей, управляющими входами формирователя кодов являются: первым - объединенные входы сигнального входа первого ключа и счетный вход счетчика импульсов, подключенные к третьему выходу синтезатора частот, вторым - объединенные сигнальные входы первого и второго выходных ключей, подключенные к первому выходу (135 МГц) синтезатора частот, третьим - управляющий вход U_o счетчика импульсов, подключенный к четвертому выходу (25 кГц) синтезатора частот, четвертым - управляющий вход U_з второго ключа, подключенный ко входу второго СРИ, кодеры выполнены идентично, каждый содержит последовательно соединенные ключ, сигнальный вход которого является информационным входом кодера, первый восьмиразрядный регистр, второй восьмиразрядный регистр, схему сравнения (компаратор), восьмиразрядный счетчик импульсов и дешифратор, последовательно соединенные блок элементов задержек, блок ключей из восьми ключей и буферный накопитель кодов кадра, первый - восьмой выходы первого регистра подключены параллельно к первому - восьмому входам блока элементов задержек и первому - восьмому входам первого входа схемы сравнения, первый выход схемы сравнения подключен к счетному входу счетчика импульсов, к второму управляющему U_з входу блока ключей и к первому управляющему входу U_выд второго регистра, второй и третий выходы схемы сравнения объединены и подключены параллельно к второму управляющему U_от входу второго регистра, к первому управляющему U_o входу блока ключей, к первому управляющему U_выд входу счетчика импульсов и к входу девятого разряда буферного накопителя кодов кадра, первый - восьмой выходы счетчика импульсов подключены к входу дешифратора и через диоды к входам первого - восьмого разрядов буферного накопителя кодов кадра, а выход дешифратора через диод подключен параллельно к первому к первому управляющему входу U_от входу блока ключей, к первому управляющему U_выд вход счетчика импульсов и к входу девятого разряда буферного накопителя кодов кадра, управляющими входами кодера являются: первым - первый управляющий U вход ключа, подключенный к входу второго СРИ, вторым - тактовый вход U_т (160 МГц) первого регистра, подключенный к шестому выходу синтезатора частот, третьим - управляющий вход U_выд (20 МГц) первого регистра, подключенный к пятому выходу синтезатора частот, четвертым - управляющий U_выд вход (5 МГц) буферного накопителя кодов кадра, подключенный к третьему выходу синтезатора частот, в первое радиоприемное устройство введены канал обработки кодов правых кадров стереопар, канал обработки кодов левых кадров стереопар, первый (правый) и второй (левый) плоскопанельные экраны и очки раздельного поля зрения, первое радиоприемное устройство расположено на тыльной стороне корпуса правого плоскопанельного экрана, канал обработки кодов правых кадров стереопар включает приемный регистр из 27 разрядов, информационный вход которого подключен к выходу первого формирователя импульсов, и три канала сигналов R, G, В, которые идентичны и каждый содержит последовательно соединенные декодер, блок удвоения отсчетов, накопитель кодов кадра и блок импульсных усилителей, содержащий импульсных усилителей по числу отсчетов в строке, числу разрядов в коде и числу строк в кадре 12,8×10⁶(1600×8×1000), выходы разрядов первого приемного регистра подключены: выходы первого - девятого разрядов к первому - девятому входам декодера канала сигнала R, десятого - восемнадцатого разрядов к первому - девятому входам декодера сигнала G, девятнадцатого - двадцать седьмого разрядов к первому - девятому разрядам декодера сигнала В, выходы трех блоков импульсных усилителей подключены к соответствующим входам правого плоско панельного экрана, канал обработки кодов левых кадров стереопар размещается на тыльной стороне корпуса левого плоскопанельного экрана и включает второй приемный регистр из 27 разрядов, информационный вход которого соединен по соответствующему кабелю с выходом второго формирователя импульсов, расположенного на корпусе правого плоскопанельного экрана, и три канала сигналов R₂, G₂, В₂, которые идентичны и каждый включает последовательно соединенные декодер, блок удвоения отсчетов, накопитель кодов кадра и блок импульсных усилителей, содержащий импульсных усилителей по числу отсчетов в строке, числу разрядов в коде и числу строк в кадре 12,8×10 ⁶, выходы разрядов второго приемного регистра подключены: выходы первого - девятого разрядов к первому - девятому входам декодера канала сигнала R₂, десятого - восемнадцатого разрядов к первому - девятому входам декодера канала сигнала G₂, девятнадцатого - двадцать седьмого разрядов к первому - девятому входам разрядов декодера канала сигнала В ₂, выходы трех блоков импульсных усилителей подключены к соответствующим входам левого плоскопанельного экрана, в канал сформирования управляющих сигналов введен блок выделения синхроимпульсов стереопар (СИС), первый вход которого подключен к выходу второго формирователя импульсов, второй его вход подключен к выходу первого формирователя импульсов, синтезатор частот выдает с первого выхода тактовые импульсы (135 МГц), который подключен параллельно к тактовым входам первого и второго приемных регистров, со второго выхода - импульсы U_выд (5 МГц), выход подключен к вторым управляющим входам первого и второго приемных регистров, с третьего выхода - импульсы частоты дискретизаций кодов (20 МГц), выход подключен к объединенным вторым управляющим входам декодеров и к объединенным входам блоков удвоения отсчетов в обоих каналах обработки кодов правых и левых кадров стереопар, с четвертого выхода - импульсы двойной частоты дискретизации кодов (40 МГц), выход подключен к объединенным третьим управляющим входам накопителей кодов кадра в обоих каналах обработки кодов правых и левых кадров стереопар, объединенные первые управляющие входы всех накопителей кодов кадра подключены к выходу блока выделения синхроимпульсов СИС, объединенные вторые управляющие входы всех накопителей кодов кадра подключены к выходу блока выделения строчных синхроимпульсов (ССИ), управляющие входы второго приемного регистра, декодеров, блоков удвоения отсчетов и накопителей кодов кадра каналов сигналов R₂, G₂, В ₂ подключены к перечисленным выходам синтезатора частот, блока выделения СИС и блока выделения ССИ по соответствующему кабелю, декодеры выполнены идентично, каждый включает последовательно соединенные первый девятиразрядный регистр, накопитель кодов кадра, второй девятиразрядный регистр, первый блок ключей из восьми ключей и третий восьмиразрядный регистр, последовательно соединенные второй блок ключей из восьми ключей, восьмиразрядный вычитающий счетчик импульсов и дешифратор, и с первого по четвертый ключи, информационным входом декодера являются входы первого - девятого разрядов первого регистра, выходом являются первый - восьмой выходы третьего регистра, выход девятого разряда второго регистра подключен параллельно к первому управляющему U_от входу второго ключа, к вторым управляющим U_з входам первого, третьего, четвертого ключей, к первому управляющему U_от входу второго блока ключей и второму управляющему U_з первого блока ключей, выход первого ключа подключен к первому управляющему U_выд1 входу третьего регистра, второй управляющий вход U_выд2 которого подключен к выходу второго ключа, к которому подключен и счетный вход вычитающего счетчика импульсов, выход дешифратора подключен параллельно к первому управляющему U_от входу первого блока ключей, к второму управляющему U_з входу второго блока ключей, к первым управляющим U_от входам первого, третьего, четвертого ключей и к второму управляющему U_з входу второго ключа, выход третьего ключа подключен к входу U_выд накопителя кодов кадра, выход четвертого ключа подключен к управляющему входу второго регистра, управляющими входами являются: первым - объединенные управляющий вход U_выд первого регистра и сигнальный вход (5 МГц) третьего ключа, вторым - объединенные сигнальные входы (20 МГц) первого, второго, четвертого ключей, блоки удвоения отсчетов идентичны, каждый включает триггер, вход которого является управляющим входом блока удвоения отсчетов, первый и второй блоки ключей, каждый из восьми ключей, первый - восьмой объединенные поразрядно входы их являются информационными входами блока удвоения отсчетов, включает с первого по четвертый регистры, первый и второй блоки элементов задержек, сумматор и шестнадцать диодов, первые - восьмые входы первого и второго регистров поразрядно объединены и подключены к выходам первого блока ключей, первые - восьмые входы третьего и четвертого регистров поразрядно объединены и подключены к выходам второго блока ключей, выходы первого регистра подключены к входам первого блока элементов задержек и через диоды к первой группе входов сумматора, к которым подключены и выходы второго регистра, выходы третьего регистра подключены к входам второго блока элементов задержек и через диоды подключены к второй группе входов сумматора, к которым подключены и выходы четвертого регистра, первый выход триггера подключен параллельно к управляющим входам второго, третьего регистров и к управляющему входу первого блока ключей, второй выход триггера подключен к управляющим входам первого, четвертого регистров и к управляющему входу второго блока ключей, управляющий вход сумматора подключен к входу триггера, выходы ноль - семь сумматора и первый - восьмой выходы первого и второго блоков элементов задержек поразрядно объединены и являются первым - восьмым выходами блока удвоения отсчетов, накопители кодов кадра идентичны, каждый содержит блоки регистров по числу строк (1000) в кадре, информационными входами накопителя кодов кадра являются поразрядно объединенные первые - восьмые входы всех (1000) блоков регистров, управляющими входами являются: первым - первый управляющий вход (25 Гц) первого блока регистров, вторым - объединенные вторые управляющие U_выд входы (25 кГц) блоков регистров, третьим - объединенные третьи управляющие входы У_д (40 МГц) всех блоков регистров, управляющий выход каждого предыдущего блока регистров является первым управляющим входом каждого последующего блока регистров, управляющий выход последнего блока регистров (1000) подключен параллельно к четвертым управляющим входам всех блоков регистров, выходами накопителя кодов кадра являются параллельные выходы всех (1000) блоков регистров 12,8·10⁶(1600×8×1000), блоки регистров идентичны, каждый включает первый и второй ключи, распределитель импульсов и восемь регистров, каждый содержит разрядов по числу отсчетов в строке (1600), информационными входами являются поразрядно объединенные третьи входы разрядов восьми регистров, управляющими входами являются: первым - первый управляющий U_от вход (25 Гц) первого ключа, вторым - сигнальный вход (25 кГц) второго ключа, третьим - сигнальный вход U _д (40 МГц) первого ключа, четвертым - первый управляющий U_от вход второго ключа, выход первого ключа подключен к входу распределителя импульсов, выходы которого последовательно, начиная с первого, подключены к первым (тактовым) входам разрядов параллельно восьми регистров, последний (1600) выход подключен к второму управляющему U_з входу первого ключа и является управляющим выходом в следующий блок регистров, выход второго ключа подключен параллельно к вторым управляющим входам разрядов восьми регистров и к второму управляющему U_з входу второго ключа, выходами блока регистров являются параллельные выходы всех разрядов восьми регистров, 12800(1600×8), первый (правый) и второй (левый) плоскопанельные экраны идентичны, каждый содержит элементы матриц по числу разрешения кадра 1,6·10 ⁶(1600×1000), элементы матриц идентичны, каждая включает светодиод белого свечения, корпус соответствующей формы, объединяющий три ячейки: левая нижняя излучает красный цвет R, верхняя излучает зеленый цвет G, нижняя правая излучает синий цвет В, каждая ячейка имеет цилиндрический корпус из изоляционного непрозрачного материала, микрообъектив в переднем торце корпуса, соответствующий цветной светофильтр в выходном торце корпуса, диафрагму, имеющую цилиндрический корпус с прорезями, и включает с первого по восьмой микропьезоэлементы, первые торцы которых с двумя управляющими входами жестко закреплены в корпусе ячейки, вторые свободные концы микропьезоэлементов являются шторками диафрагмы, размещены в прорезях корпуса диафрагмы и выполнены в форме плоских непрозрачных тонких лепестков, каждый из которых имеет соответствующую форму и площадь, величины которых от первого микропьезоэлемента к восьмому соответствуют принципу двоичного кода, управляющие входы микропьезоэлементов являются управляющими входами ячеек и подключены к соответствующим выходам импульсных усилителей в блоках импульсных усилителей, очки раздельного поля зрения представляют оправу с дужками для ушей, окна очков стекол не имеют, между собой соединены подвижно вертикальной осью и перемещаются относительно друг друга в горизонтальной плоскости, каждое окно очков имеет конусную бленду на конце прямоугольной формы, бленда из двух частей, первая часть вкручивается в окно очков, вторая часть подвижная, вдвигается в первую или выдвигается из нее, изменяя длину конусной бленды, блок выделения синхроимпульса строки (ССИ) и блок выделения синхроимпульса стереопары (СИС) идентичны, каждый содержит последовательно соединенные пятиразрядный счетчик импульсов и дешифратор, элемент НЕ и два диода, информационным входом является счетный вход счетчика импульсов, управляющим входом является вход первого диода, выход которого подключен к управляющему U_o входу счетчика импульсов, выход дешифратора является выходом блока и через второй диод подключен к выходу элемента НЕ, вместе они подключены к управляющему U _o входу счетчика импульсов после первого диода, и вход элемента НЕ подключен к счетному входу счетчика импульсов.

Описание изобретения к патенту

Изобретение относится к персональным компьютерам /ПК/ и выполняет его функции.

Прототипом принят "Персональный компьютер" [1], содержащий системный блок, цифровой монитор, первое радиопередающее устройство в корпусе системного блока и первое радиоприемное устройство в корпусе цифрового монитора, устройство ввода в составе второго радиопередающего устройства на корпусе клавиатуры, мыши и второго радиоприемного устройства на системном блоке ПК и содержащий устройство ввода модем. Недостатки прототипа: передача видеоинформации по двум радиоканалам первым радиопередающим устройством и прием ее двумя радиоканалами в первом радиоприемном устройстве увеличивает энергоемкость и всего ПК, построение изображения разверткой строк и построчной разверткой кадра снижает качество и яркость изображения на экране, отсутствует режим стереоизображений, необходимый для каждого домашнего ПК.

Цель изобретения - снижение энергоемкости первых радиопередающего и приемного устройств, построение изображения кадра без использования разверток строк и кадра, воспроизведение устройством отображения стереовидеоинформации.

Техническими результатами являются снижение энергоемкости первых радиопередающего и приемного устройств передачей и приемом видеоинформации по одному каналу, воспроизведение изображения на экране без разверток, осуществление режима стереоизображения, выполняемого двухэкранным способом, дающим наилучшие результаты [2, с.540], с применением очков раздельного поля зрения.

Сущность изобретения в том, что в первое радиопередающее устройство ПК вводятся шесть кодеров, передатчик радиосигналов выполняется одноканальным, в радиоприемном устройстве имеется один канал приема радиосигналов и в него вводятся канал обработки кодов правых кадров стереопар и канал обработки кодов левых кадров стереопар, правый и левый плоскопанельные экраны и очки раздельного поля зрения.

Первое радиопередающее и первое радиоприемное устройства работают в двух режимах: первый - передача и прием параллельно правого и левого стереокадров с видеоадаптера ПК, второй - передача и прием обычных монокадров с видеоадаптера ПК. На передающей стороне с видеоадаптера ПК предлагается видеорежим 1000_строк×800_{отсчетов} ×25 Гц: 1000 - число строк в кадре, 800 - число кодируемых отсчетов в строке, 25 Гц - частота стереопар /параллельно передаются правый и левый кадры стереопар/. Число отсчетов 800 применяется для снижения тактовой частоты на передающей стороне, на приемной стороне число отсчетов в строке удваивается /800×2/ и становится 1600. Правый и левый кадры воспроизводятся синхронно на двух, расположенных рядом, правом и левом экранах /два глаза - два экрана/, изображения с которых воспринимаются пользователем через очки раздельного поля зрения. Частота дискретизации кодов цветовых сигналов правого кадра R, G, В и левого кадра R₂, G₂, B₂, выдаваемых с соответствующих выходов видеоадаптера ПК, составляет: f_д=1000×800×25 Гц=20 МГц. В цифровом представлении изображения всегда присутствуют много идущих последовательно кодов, равных по величине. За счет таких кодов есть смысл выполнить сжатие потока кодов каждого цветового сигнала отдельно. В кодере идущие последовательно равные по величине коды подсчитываются и на выходе кодера первым кодом идет первый код последовательности одинаковых кодов, за ним /вторым/ идет код подсчитанного числа равных кодов. Для 100% восстановления сжатого потока кодов коэффициент сжатия за кадр принимается небольшим, равным 4. При сжатии потока кодов кадра используется плавающий коэффициент сжатия от 1 до 255 /11111111/. При коэффициенте сжатия 4 частота дискретизации с выхода кодеров будет 5 МГц / /.

Частота тактовых синусоидальных колебаний, используемых в формирователе кодов передающей стороны, составляет: f_т=5 МГц×27=135 МГц. 5 МГц - частота дискретизации кодов на выходе кодера.

27 - число разрядов в суммарном коде, состоящем из трех девятиразрядных кодов цветовых сигналов R, G, В, 9×3=27.

Период следования кодов 200 нс / /, период одного разряда в коде 7,4 нс / /. Несущая частота принимается:

f_н =135 МГц×15=2025 МГц. Верхняя боковая частота амплитудно модулированной несущей f_НВ=2025 МГц+135 МГц=2160 МГц, нижняя боковая частота f_НН=2025 МГц-135 МГц=1890 МГц. Для передачи видеоинформации принимается нижняя боковая частота несущей 1890 МГц. Входными сигналами для передающей стороны являются восьмиразрядные коды цветовых сигналов правого кадра стереопары R, G, В и коды цветовых сигналов левого кадра стереопары R ₂, G₂, B₂ с видеоадаптера ПК в формате стереокадра, т.е. поступающие с него параллельно на входы шести кодеров [2, с.542, строка снизу], предлагаемого здесь видеорежима 1000×800×25 Гц. С передатчика радиосигналов коды правого и левого кадров стереопар параллельно передаются на приемную сторону, где сжатая видеоинформация восстанавливается на 100% декодерами, удваивается число отсчетов в строке с 800 до 1600 и на двух экранах параллельно и синхронно воспроизводятся правый и левый кадры стереопары, видеорежим 1000×1600×25 Гц, разрешение кадра 1,6×10⁶ пикселов. Объемное изображение зритель принимает через очки раздельного поля зрения.

Функциональная схема первого радиопередающего устройства - на фиг.1, структура цифрового потока - на фиг.2, кодер - на фиг.3, формирователь кодов - на фиг.4, спектр амплитудно-модулированного сигнала - на фиг.5, первое радиоприемное устройство - на фиг.6, декодер - на фиг.7, двухполярный амплитудный детектор - на фиг.8, блок удвоения отсчетов - на фиг.9, накопитель кодов кадра - на фиг.10, блок регистров - на фиг.11, 12, общий вид элемента матрицы - на фиг.13, ячейка - на фиг.14, перекрытие потока излучения в диафрагме - на фиг.15, расположение элементов матриц в экране - на фиг.16, временные диаграммы работы - на фиг.17, блок выделения ССИ /СИС/ - на фиг.18.

Первое радиопередающее устройство /фиг.1/ расположено в системном блоке ПК и включает формирователь 1 кодов, синтезатор 2 частот, первый самоходный распределитель 3 импульсов /СРИ/ [3, с.269, 274], второй СРИ 4 и передатчик 5 радиосигналов из одного канала, содержащий усилитель 6 несущей частоты, амплитудный модулятор 7 и выходной усилитель 8, включает с первого 9 по третий 11 кодеры сигналов R, G, В и с четвертого 12 по шестой 14 кодеры сигналов R₂, G₂, B₂. Амплитудный модулятор 7 состоит из последовательно соединенных кольцевого модулятора и полосового фильтра [4, с.234, 235], отфильтровывающего верхнюю боковую частоту 2160 МГц /фиг.5/. Сжатие потока кодов каждого цветового сигнала выполняется своим кодером 9-14, средний коэффициент сжатия в периоде кадра не ниже 4. Кодеры идентичны, каждый содержит /фиг.3/ последовательно соединенные ключ 15, первый восьмиразрядный регистр 16, второй восьмиразрядный регистр 17, схему сравнения /компаратор/ 18, восьмиразрядный счетчик 19 импульсов и дешифратор 20, последовательно соединенные блок 21 элементов задержек из восьми элементов, блок 22 ключей из восьми ключей и буферный накопитель 23 кодов кадра с объемом 200×10³ /200_отсч×1000 _строк/ девятиразрядных кодов. Информационным входом /с видеоадаптера ПК/ является сигнальный вход ключа 15, подключенный к соответствующему выходу /1-6/ видеоадаптера ПК /фиг.1/. Выходами кодера являются первый-девятый выходы буферного накопителя 23 кодов кадра. Первый-восьмой выходы первого регистра подключены параллельно к первому-восьмому входам блока элементов задержек и первому-восьмому входам первого входа схемы 18 сравнения, первый выход которой подключен к счетному входу счетчика 19 импульсов, к второму управляющему U_з входу блока 22 ключей и к первому управляющему U_выд входу второго регистра 17, второй и третий выходы схемы 18 сравнения объединены и подключены параллельно к второму управляющему U_o входу второго регистра 17, к первому управляющему U_от входу блока 22 ключей, к первому управляющему входу U_выд счетчика 19 импульсов и к входу девятого разряда буферного накопителя 23 кодов кадра. Выходы счетчика 19 импульсов подключены к входу дешифратора 20 и через диоды - к входам первого-восьмого разрядов буферного накопителя 23 кодов кадра, а выход дешифратора 20 через диод подключен к первому управляющему U_от входу блока 22 ключей, к первому управляющему входу U_выд счетчика 19 импульсов и к входу девятого разряда буферного накопителя 23 кодов кадра. Управляющими входами кодера 9 являются: первым - первый управляющий U_от вход ключа 15, подключенный к входу второго СРИ 4, вторым - тактовый вход U_т 160 МГц первого регистра 16, подключенный к шестому выходу синтезатора 2 частот, третьим - управляющий вход U_выд /20 МГц/ первого регистра, подключенный к пятому выходу синтезатора 2 частот, четвертым - управляющий вход U_выд /5 МГц/ буферного накопителя 23 кодов кадра, подключенный к третьему выходу синтезатора 2 частот. Формирователь 1 кодов /фиг.4/ включает два идентичных канала, первый включает последовательно соединенные первый блок 24 элементов И из 27 элементов, первые входы которых являются первым информационным входом формирователя 1 кодов, первый 25, второй 26 элементы ИЛИ, первый выходной ключ 27, первый самоходный распределитель 28 импульсов /СРИ/, двадцать семь выходов которого подключены к вторым входам блока 24 элементов И, второй канал включает второй блок 29 элементов И, которых 27 штук и первые входы которых являются вторым информационным входом формирователя 1 кодов, третий 30 и четвертый 31 элементы ИЛИ, второй выходной ключ 32 и второй СРИ 33, двадцать семь выходов которого подключены к вторым входам элементов И в блоке 29. Формирователь 1 кодов содержит восьмиразрядный счетчик 34 импульсов и дешифратор 35, первый ключ 36 и второй ключ 37, сигнальный вход которого является третьим информационным входом формирователя кодов, четвертым информационным входом которого является второй вход четвертого элемента ИЛИ 31. Выход второго ключа 37 подключен к второму входу элемента ИЛИ 26. Выход первого ключа 36 подключен к входам СРИ 33, 28, первый выход дешифратора 35 подключен к первому управляющему входу U_от ключа 36, к второму управляющему U_з входу которого подключен второй выход дешифратора 35. Управляющими входами формирователя 1 кодов являются: первым - объединенные входы 5 МГц ключа 36 и счетный вход счетчика 34 импульсов, вторым - объединенные сигнальные входы 135 МГц обоих выходных ключей 27, 32, третьим - управляющий вход /25 кГц/ U_о счетчика 34 импульсов, четвертым - управляющий вход U_з /25 Гц/ ключа 37. Выходом формирователя 1 кодов являются объединенные выходы выходных ключей 27, 32, подключенные к второму входу амплитудного модулятора 7 /фиг.1/. Вход синтезатора 2 частот подключен к соответствующему выходу тактового генератора ПК, а выходы его подключены: первый 135 МГц к второму управляющему входу формирователя 1 кодов, второй - синусоидальные колебания несущей частоты 2025 МГц к входу усилителя несущей частоты 6, третий - 5 МГц подключен параллельно к первому управляющему входу формирователя 1 кодов и к четвертым управляющим входам кодеров 9-14, четвертый - к третьему управляющему входу 25 кГц формирователя 1 кодов, пятый подключен параллельно к третьим управляющим входам кодеров 9-14 /20 МГц/, шестой подключен параллельно к вторым управляющим входам /160 МГц/ кодеров 9-14. Первое радиоприемное устройство расположено на тыльной стороне корпуса правого плоскопанельного экрана 48, включает блок 38 выбора канала передачи, один канал приема радиосигналов, канал обработки кодов правых кадров стереопар, канал обработки кодов левых кадров стереопар, первый /правый/ 48 и второй /левый/ 55 плоскопанельные экраны, очки раздельного поля зрения и канал формирования управляющих сигналов. Канал приема радиосигналов из последовательно соединенных блока 39 приема радиосигналов, усилителя 40 радиочастоты и двухполярного амплитудного детектора 41, выполненного по принципиальной схеме на фиг.8, включает первый формирователь 42 импульсов, вход которого подключен к первому выходу двухполярного амплитудного детектора 41, второй формирователь 49 импульсов, вход которого подключен к второму выходу двухполярного амплитудного детектора 41, первый вход блока приема радиосигналов подключен к антенне, вторые входы подключены к первой группе выходов блока выбора канала передачи. Канал обработки кодов правых кадров стереопар включает первый приемный регистр 43 из двадцати семи разрядов и три канала сигналов R, G, В, которые идентичны и каждый содержит последовательно соединенные декодер 44, блок 45 удвоения отсчетов, накопитель 46 кодов кадра и блок 47 импульсных усилителей, содержащий импульсных усилителей по числу отсчетов в строке, числу разрядов в коде и числу строк в кадре 12,8×10⁶/1600×8×1000/.

Информационный вход первого приемного регистра подключен к выходу первого формирователя 42 импульсов, выходы разрядов первого приемного регистра подключены: выходы первого-девятого разрядов к первому-девятому входам декодера канала сигнала R, десятого-восемнадцатого разрядов к первому-девятому входам декодера 44 канала сигнала G, девятнадцатого-двадцать седьмого разрядов к первому-девятому входам декодера 44 канала сигнала В. Выходы трех блоков 47 импульсных усилителей подключены к соответствующим входам правого плоскопанельного экрана. Канал обработки кодов левых кадров стереопар размещается на тыльной стороне корпуса левого плоскопанельного экрана и включает второй приемный регистр 50 из двадцати семи разрядов, информационный вход его соединен по соответствующему кабелю с выходом второго формирователя 49 импульсов, расположенного на корпусе правого плоскопанельного экрана, и включает три канала сигналов R₂, G₂ , B₂, которые идентичны и каждый включает последовательно соединенные декодер 51, блок 52 удвоения отсчетов, накопитель 53 кодов кадра и блок 54 импульсных усилителей, содержащий каждый импульсных усилителей по числу отсчетов в строке, числу разрядов в коде и числу строк в кадре 12,8·10⁶. Выходы разрядов второго приемного регистра 50 подключены: выходы первого-девятого разрядов к первому-девятому входам декодера 51 канала сигнала R₂, десятого-восемнадцатого разрядов к первому-девятому входам декодера 51 канала сигнала G₂, девятнадцатого-двадцать седьмого разрядов к первому-девятому входам декодера канала сигнала B₂. Выходы трех блоков 54 импульсных усилителей подключены к соответствующим входам левого плоскопанельного экрана 55.

Канал формирования управляющих сигналов содержит последовательно соединенные блок 56 выделения строчного синхроимпульса /ССИ/ и синтезатор 57 частот, блок 58 выделения синхроимпульсов стереопар /СИС/. Первый вход блока 56 выделения ССИ подключен к выходу первого формирователя 42 импульсов, управляющий его вход подключен к выходу второго формирователя 49 импульсов, первый вход блока 58 выделения СИС подключен к выходу второго формирователя 49 импульсов, второй управляющий вход подключен к выходу первого формирователя 42 импульсов. Синтезатор 57 частот выдает: с первого выхода тактовые импульсы 135 МГц, который подключен к тактовым входам первого 43 и второго 50 приемных регистров, со второго выхода импульсы U_выд 5 МГц, выход подключен к вторым управляющим входам первого и второго приемных регистров 43, 50, с третьего выхода импульсы частоты дискретизации 20 МГц, выход подключен к объединенным вторым управляющим входам декодеров и к объединенным входам блоков удвоения отсчетов в обоих каналах обработки кодов правых и левых кадров стереопар, с четвертого выхода импульсы двойной частоты дискретизации кодов /40 МГц/, выход подключен к объединенным третьим управляющим входам накопителей 46, 53 кодов кадра в обоих каналах обработки кодов правых и левых кадров стереопар. Объединенные первые управляющие входы всех накопителей 46, 53 кодов кадра подключены к выходу блока 58 выделения синхроимпульсов СИС, объединенные вторые управляющие входы всех накопителей 46, 53 кодов кадра подключены к выходу блока 56 выделения строчных синхроимпульсов /ССИ/. Управляющие входы второго приемного регистра 50, декодеров 51, блоков 52 удвоения отсчетов и накопителей 53 кодов кадра каналов сигналов R₂, G₂, B₂ подключены к выходам синтезатора 57 частот, блока 56 выделения ССИ и блока 58 выделения СИС по соответствующему кабелю соответствующей длины.

Очки 59 раздельного поля зрения /фиг.6/ представляют оправу с дужками для ушей, окна очков стекол не имеют, между собой соединены подвижно вертикальной осью для поворота относительно друг друга в горизонтальной плоскости, для разделения поля зрения глаз каждое очко имеет конусную бленду на конце прямоугольной формы. Бленда из двух частей: первая часть вкручивается в очко, вторая часть подвижная, может вдвигаться в первую или выдвигаться из нее, изменяя длину бленды. Для просмотра стереопрограммы экраны 48, 55 ставятся на небольшом расстоянии друг от друга, зритель на расстоянии 2-3 метров от них и посреди. Разворотом очков и выдвижением /или вдвижением/ второй части бленды пользователь настраивает разделение полей зрения глаз так, чтобы левый глаз видел только левый экран, правый глаз видел только правый экран. При смене места потребуется небольшая подстройка полей зрения. Для людей, постоянно пользующихся очками в обычной жизни, - в аптеке "Оптика" вставить нужные им стекла.

Декодеры 44, 51 идентичны, каждый включает /фиг.7/ последовательно соединенные первый девятиразрядный регистр 60, накопитель 61 кодов кадра емкостью 200·10³ девятиразрядных кодов /200_отсч×1000_стр/, второй девятиразрядный регистр 62, первый блок 63 ключей из восьми ключей и третий восьмиразрядный регистр 64, последовательно соединенные второй блок 65 ключей из восьми ключей, восьмиразрядный вычитающий счетчик 66 импульсов и дешифратор 67, первый 68, второй 69, третий 70 и четвертый 71 ключи. Информационным входом декодера 44 являются диоды первого-девятого разрядов первого регистра 60, выходом являются первый-восьмой выходы третьего регистра 64. Управляющими входами декодера являются: первым - объединенные управляющий вход U_выд регистра 60 и сигнальный вход 5 МГц третьего ключа 70, вторым - объединенные сигнальные входы 20 МГц ключей 68, 69, 71. Выход девятого разряда второго регистра 62 подключен параллельно к первому U_от управляющему входу второго ключа 69, к вторым управляющим U _з входам ключей 68, 70, 71 и к первому управляющему U _от входу второго блока 65 ключей и второму управляющему U_з входу первого блока 63 ключей. Выход первого ключа 68 подключен к первому управляющему U_выд1 входу третьего регистра 64, второй управляющий U_выд2 вход которого подключен с выходу второго ключа 69, к которому подключен и счетный вход U_сч вычитающего счетчика 66 импульсов. Выход дешифратора 67 подключен параллельно к первому управляющему U _от входу первого блока 63 ключей, к второму управляющему U_з входу второго блока 65 ключей, к первым управляющим входам ключей 68, 70, 71 и к второму управляющему входу второго ключа 69. Выход третьего ключа 70 подключен к входу U_выд накопителя 61 кодов кадра, выход ключа 71 подключен к управляющему входу U_выд второго регистра 62. На вход декодеров 44, 51 поступают девятиразрядные коды с частотой 5 МГц, с выхода декодера идут восьмиразрядные коды с частотой 20 МГц. Блоки 45, 52 удвоения отсчетов идентичны /фиг.9/, каждый включает триггер 72, вход которого является управляющим входом блока, первый 73 и второй 74 блоки ключей /в каждом по восемь ключей/, первый 75, второй 76, третий 77 и четвертый 78 регистры, первый 80 и второй 81 блоки элементов задержек в каждом по восемь задержек, сумматор 79 и шестнадцать диодов. Информационными входами являются поразрядно объединенные первый-восьмой входы блоков 73, 74 ключей, первым-восьмым выходами являются поразрядно объединенные первый-восьмой выходы блоков 80, 81 элементов задержек и выходы ноль-семь сумматора 79. Накопители 46, 53 кодов кадра идентичны, каждый содержит /фиг.10/ блоки 82_1-1000 регистров по числу строк в кадре. Информационными входами накопителя кодов кадра являются поразрядно объединенные первые-восьмые входы всех /1000/ блоков 82 регистров. Выходами являются выходы всех блоков 82 регистров, всего 12,8×10⁶/1600×8×1000/. Управляющими входами являются: первым - первый управляющий вход 25 Гц первого блока 82₁ регистров, вторым - объединенные вторые управляющие U_выд входы 25 кГц блоков 82 регистров, третий - объединенные третьи управляющие U_д входы 40 МГц всех блоков 82 регистров. Управляющий выход каждого предыдущего блока регистров является первым управляющим входом для каждого последующего блока 82 регистров, управляющий выход последнего /1000/ блока 82 регистров подключен параллельно к четвертым управляющим входам всех блоков регистров 82. Блоки 82 регистров идентичны, каждый включает /фиг.11/ первый 83 и второй 84 ключи, распределитель 85 импульсов и восемь регистров 86, каждый из 1600 разрядов по числу отсчетов в строке. Информационными входами блока 82 регистров являются поразрядно объединенные третьи входы разрядов восьми регистров 86_1-8, выходами являются параллельные выходы всех разрядов /1600/ восьми регистров 86 12800/1600×8/. Выходы 1000 блоков регистров являются выходами каждого накопителя 46 /53/ кодов кадра, всего выходов 12,8×10⁶/2800×1000/. Управляющими входами являются: первым - первый управляющий U _от вход /25 Гц/ первого ключа 83, вторым - сигнальный вход U_выд /25 кГц/ второго ключа 84, третий - сигнальный вход U_д /40 МГц/ первого ключа 83, четвертым - первый управляющий U_от вход второго ключа 84. Выход первого ключа 83 подключен к входу распределителя 85 импульсов, выходы которого последовательно, начиная с первого, подключены к первым /тактовым/ входам разрядов параллельно восьми регистров 86, последний /1600/ выход подключен к второму управляющему U_з входу своего ключа 83 и является управляющим выходом в следующий блок регистров. Выход второго ключа 84 подключен к вторым управляющим входам разрядов параллельно восьми регистров 86 и к второму управляющему входу U_з ключа 84, прошедший один импульс U_выд закрывает ключ 84. Выходы накопителей 46, 53 кодов кадра подключены к входам своих блоков 47, 54 импульсных усилителей, каждый из которых содержит импульсных усилителей по числу выходов с накопителя кодов кадра 12,8×10⁶/1600×8×1000/. Выходы трех блоков 47 импульсных усилителей подключены к входам правого экрана 48, выходы трех блоков 54 импульсных усилителей подключены к входам левого экрана 55. Плоскопанельные экраны 48, 55 идентичны, каждый содержит элементы матриц по числу разрешения кадра: 1,6·10⁶/1600×1000/ пикселов. Общий вид элемента матрицы на фиг.13 содержит светодиод 87 белого свечения, корпус 88 соответствующей формы, объединяющий в себе три ячейки: 89 левая нижняя излучает красный цвет R, 90 верхняя излучает зеленый цвет G, 91 правая нижняя излучает синий цвет В. Каждая ячейка имеет цилиндрический корпус из изоляционного непрозрачного материала 92, микрообъектив 93 в переднем торце корпуса 92, соответствующий цветной светофильтр 94 в выходном торце корпуса, диафрагму 95, имеющую цилиндрический корпус 96 с прорезями, и включает с первого 97₁ по восьмой 97₈ микропьезоэлементы, первые торцы которых с двумя управляющими входами жестко закреплены в корпусе ячейки 96, вторые свободные концы микропьезоэлементов 97_1-8 являются шторками диафрагмы, размещены в прорезях корпуса 96 и выполнены в форме плоских непрозрачных тонких лепестков, каждый из которых имеет соответствующую форму и площадь, величины площадей от первого микропьезоэлемента к восьмому соответствуют принципу двоичного кода: 2⁷, 2⁶, 2 ⁵ 2¹, 2⁰. Управляющие входы микропьезоэлементов 97_1-8 являются управляющими входами ячеек и подключены к соответствующим выходам соответствующих импульсных усилителей в блоках 47, 54 импульсных усилителей. Лепестки микропьезоэлементов являются исполнительными элементами /шторками/ диафрагмы и по управляющим сигналам с импульсных усилителей открывают часть поперечного пространства диафрагмы соответственно весу разряда, к которому принадлежит лепесток, приведено в таблице, фиг.16.

Номер разряда в коде	1	2	3	4	5	6	7	8
Вес разряда в коде	27	26	2 5	24	23	22	21	2 0
Открываемая часть диафрагмы, в %	50	25	12,5	6,25	3,125	1,56	0,78	0,39

Цветной светофильтр 94 расположен в выходном торце корпуса 92 ячейки /фиг.14/. Лепестки микропьезоэлементов размещаются в прорезях корпуса 96 диафрагмы для исключения помех друг другу. Управляющие входы микропьезоэлементов 97_1-8 являются управляющими входами /фиг.16/ ячейки и подключены к выходам своих импульсных усилителей в блоках 47, 54. В отсутствие управляющих сигналов /импульсов единиц кода/ микропьезоэлементы в исходном ненапряженном состоянии, все лепестки сосредоточены к центру диафрагмы и полностью закрывают путь потоку излучения. При поступлении управляющего импульса микропьезоэлемент выполняет изгиб и выводит свой свободный конец /лепесток/ из внутреннего пространства диафрагмы, открывая ее часть соответственно весу этого разряда в коде. При поступлении кода 11111111 управляющие импульсы поступают на все восемь микропьезоэлементов, диафрагма открыта полностью /на 100%/. При разных значениях кодов открываются соответствующие части диафрагмы: яркость излучения ячейки прямо пропорциональна коду видеосигнала. Длительность управляющих импульсов соответствует длительности кадра, при частоте 25 Гц составляет 40 мс, соответственно лепестки микропьезоэлементов в открытом состоянии тоже 40 мс. Ячейки с микропьезоэлементами выполняются в высшей степени миниатюрными для получения элементов матриц с мизерными размерами. Ячейки изготавливаются отдельно, затем их по трем цветам светофильтров объединяют в элемент матрицы, из которых набирают экран, расположение элементов матриц в экране на фиг.15. Каждый элемент матрицы формирует свой пиксел яркостью и цветовым тоном соответственно трех кодов видеосигналов R, G, В /R₂, G₂, B₂/, которые обеспечивают расчетное число 16777216 цветовых оттенков.

Блок 56 выделения строчных синхроимпульсов /ССИ/ и блок 58 выделения синхроимпульсов стереопар /СИС/ идентичны, каждый включает /фиг.18/ пятиразрядный счетчик 98 импульсов, дешифратор 99, элемент НЕ 100, первый Д1 и второй Д2 диоды. Информационным входом блока является счетный вход счетчика 98 импульсов /вход 1/, управляющим входом является вход диода Д1 /вход 2/, выход которого подключен к управляющему входу U_о счетчика 98 импульсов. Выходом блока 56 /58/ является выход дешифратора 99, который также через диод Д2 подключен к выходу элемента НЕ 100, а вместе они подключены к управляющему входу счетчика 98 импульсов после диода Д1. Код ССИ и СИС являются двадцатисемиразрядными из одних единиц /импульсов/. Код ССИ поступает с формирователя 42 импульсов на счетный вход в блоке 56, управляющий его вход подключен к выходу второго формирователя 49 импульсов. Код СИС поступает на счетный вход блока 58 со второго формирователя 49 импульсов, управляющий вход блока 58 подключен к выходу формирователя 42 импульсов. При поступлении кода ССИ на вход счетчика 98 он ведет счет двадцати семи импульсов подряд, на выходах счетчика формируется код 11011, который дешифрируется дешифратором 99, и на выходе блока 56 появляется импульс, представляющий импульс ССИ /25 кГц/. В момент поступления с формирователя 42 импульсов кода ССИ с выхода формирователя 49 импульсов кода нет /фиг.2 вверху/. Начиная со второго кода строки с блока 49 пойдут коды на управляющий вход U_о счетчика 98 импульсов, с приходом каждого импульса /единицы кода/ счетчик 98 будет ими обнуляться. Параллельно на счетный вход счетчика 98 поступают коды с формирователя 42, в каждом имеются и единицы и нули, и по каждому нулю элемент НЕ 100 выдает сигнал на управляющий U _о вход, который тоже обнуляет счетчик 98: в результате счетчик не сможет достичь счета 27 импульсов подряд. В добавление с выхода дешифратора 99 сигнал ССИ через диод поступает на вход U_о и тоже обнуляет счетчик 98 импульсов. Схемы 56, 58 /фиг.18/ исключают появление на выходе ложного ССИ /СИС/. При поступлении кода СИС на счетный вход блока 58 на его управляющий вход U_о с выхода формирователя 42 импульсов коды не идут, это обеспечивает ключ 37 в блоке 1 /фиг.4/, который на время прохода кода СИС /200 нс/ закрывает ключ 37, и импульсы ССИ не проходят через ключ 37. По окончании длительности кода СИС ключ 37 открывается. Работа блока 58 аналогична работе блока 56.

При работе видеоадаптера ПК коды цветовых сигналов R, G, В правого кадра стереопары поступают с выходов 1-3 видеоадаптера ПК /фиг.1/ на входы трех кодеров 9-11, коды цветовых сигналов R₂, G₂, B₂ левого кадра стереопары поступают с выходов 4-6 видеоадаптера ПК параллельно на входы трех кодеров 12-14. Частота следования кодов в видеорежиме 1000_стр×800_отсч ×25 Гц составляет 20 МГц.

Работа кодеров 9-14, фиг.3.

Кодеры работают идентично. 8-разрядные коды цветового сигнала в последовательном виде с частотой разрядов 160 МГц /20 МГц×8/ с выхода 1-6 видеоадаптера ПК поступают на сигнальный вход ключа 15, открываемый передним фронтом импульса СИС, и остается открытым весь период стереопары /40 мс/. Сигналы разрядов кода заполняют первый регистр 16, код принимает параллельный вид, в котором он и используется дальше.

С регистра 16 код выдается сигналом U_выд 20 МГц с пятого выхода синтезатора 2 частот /фиг.1/ во второй регистр 17, на первые входы схемы сравнения 18 и на первый-восьмой входы блока 21 элементов задержек. Код в блоке 21 задерживается на время срабатывания схемы сравнения 18 нс и поступает через открытые ключи блока 22 на входы буферного накопителя 23 кодов кадра. Схема сравнения 18 выполняет сравнение по величине каждого предыдущего и последующего кодов для выявления равенства кодов или неравенства. При следовании неравных кодов они проходят через открытые ключи блока 22 и поступают в буферный накопитель 23 кодов, выдача из которого идет сигналами U_выд 5 МГц. При коэффициенте сжатия выше 4 эта частота выдачи будет тем более удовлетворять. Схема сравнения 18 выполняет сравнение кодов по величине, представлена двумя микросхемами 530СП1 с временем срабатывания 18 нс [5, c.279]. При неравенстве кодов код А больше кода В появляется сигнал на выходе 2 блока 18 /в микросхеме выход 5 [5, с.272, рис.2.190]/, при равенстве кодов появляется сигнал с выхода 1 схемы 18 сравнения /в микросхеме выход 7/, который закрывает ключи в блоке 22, поступает счетным импульсом в счетчик 19 импульсов и как сигнал U_выд на первый управляющий вход регистра 17. Счетчик 19 восьмиразрядный, ведет счет импульсов с выхода 1 блока 18, пока идут коды, равные по величине. Максимальный код в счетчике 19 11111111 /255/, отсюда диапазон коэффициентов сжатия потока кодов от 1 до 255. Счетчик 19 из микросхем К531ИЕ160 с временем срабатывания 9 нс [5, с.428]. При неравных кодах /А больше В или А меньше В/ с объединенных выходов 2 и 3 схемы сравнения 18 следует сигнал U_выд , который используется для выдачи кода числа равных кодов из счетчика 19 через диоды на входы блока 23 и для заполнения в блоке 23 девятого разряда, с которого этот сигнал будет использоваться далее для опознания по нему кода числа равных кодов при декодировании на приемной стороне.

Этот же сигнал открывает ключи в блоке 22 и обнуляет регистр 17 /вход 2/. Выданный перед этим с блока 23 код является первым кодом последовательности, на диаграммах фиг.3 эти коды помечены крестиками, коды, равные по величине и подсчитанные счетчиком 19, исключаются из потока, за их счет и идет сжатие. Емкость буферного накопителя 23 кодов 200·10³ девятиразрядных кодов обеспечивает следование с выхода кодера кодов с частотой 5 МГц. При следовании подряд кодов, равных по величине более 255, в работу вступает дешифратор 20. При коде 11111111 дешифратор 20 выдает сигнал, который одновременно открывает ключи в блоке 22, обнуляет регистр 17, сигналом U _выд выдает код из счетчика 19 /вход 1/ и обнуляет его, а в девятый разряд блока 23 поступает сигнал для опознания кода числа равных кодов. Пропускная способность кодера задается временем срабатывания схемы сравнения 18, которая обеспечивает до 40 Мбайт/с и удовлетворяет поступающему в кодер потоку 20 Мбайт/с. С выходов кодеров 9-11 коды в параллельном виде поступают на первый информационный вход формирователя 1 кодов /фиг.1/, с выходов кодеров 12-14 коды в параллельном виде поступают на второй информационный вход формирователя 1 кодов.

Работа формирователя 1 кодов, фиг.4.

С началом периода стереопары счетчик 34 принимает первый счетный импульс строки 5 МГц, дешифратор 35 при коде 00000001 выдает с первого выхода импульс U_от, который открывает ключ 36, и параллельно с этим сигнал СИС поступает передним фронтом, закрывает ключ 37 на время прохода кода СИС с СРИ 4 на четвертый управляющий вход формирователя 1 кодов. Двадцатисемиразрядный код СИС из одних единиц поступает на второй вход элемента ИЛИ 31, каждый импульс кода открывает на время своей длительности 7,4 нс / / выходной ключ 32, который пропускает 27 положительных полусинусоид, поступающих модулирующим сигналом на второй вход амплитудного модулятора 7 /фиг.1/. С приходом второго импульса 5 МГц на счетный вход счетчика 34 он проходит открытый к этому моменту ключ 36 и запускает в работу СРИ 28, 33, с выходов которых 27 импульсов последовательно поступают на вторые входы элементов И блоков 24 и 29, на первые входы которых поступают в параллельном виде коды сигналов R, G, В в блоке 24 и коды сигналов R₂ , G₂, B₂ в блоке 29. Формирователь 1 кодов первым кодом стереопары выдает код СИС, первым кодом строки, начиная со второй строки кадра, выдает код ССИ, затем выдает со второго по 200-й коды цветовых сигналов /фиг.2/. На выходе формирователя 1 кодов сигналы единиц кодов R, G, В и кода ССИ представляются положительными полусинусоидами моночастоты 135 МГц, сигналы единиц кодов R₂, G₂, B ₂ и кода СИС представляются отрицательными полусинусоидами той же частоты. Временные диаграммы работы формирователя 1 кодов на фиг.17. Сигналы 1-9 разрядов кодов R, G, В правого кадра и сигналы 1-9 разрядов кодов R₂, G₂, B ₂ левого кадра стереопары образуют вместе суммарный код /фиг.2/. На третий информационный вход формирователя 1 кодов поступает код ССИ. На вторые входы элементов И блоков 24, 29 поступают последовательно по 27 импульсов с СРИ 28, 33. Так как ключ 36 открывается первым счетным импульсом строки с дешифратора 35, то СРИ 28, 33 начинают работать со второго импульса строки, и формирование кодов видеосигналов идет со второго по 200-й отсчеты строки. С выходов блока 24 и 29 импульсы кодов поступают через элементы ИЛИ 25, 26 и 30, 31 на управляющие входы своих выходных ключей 27 и 32 и открывают их на длительность импульса 7,4 нс. Выходной ключ 27 при каждом импульсе пропускает в открытом состоянии одну положительную полусинусоиду моночастоты 135 МГц на выход, выходной ключ 32 в открытом состоянии пропускает одну отрицательную полусинусоиду той же частоты. Выходы ключей 27, 32 объединены, поэтому выходные сигналы с формирователя 1 кодов представляются полными или неполными синусоидами 135 МГц со стабильностью частоты тактового генератора ПК и являются синусоидальным модулирующим сигналом для несущей частоты 2025 МГц в амплитудном модуляторе 7 /фиг.1/. Спектр амплитудно-модулированного сигнала /фиг.5/ состоит из несущей и двух боковых частот. Сама несущая и одна из боковых частот в информационном смысле являются избыточными, поэтому в амплитудном модуляторе 7 подавляется несущая 2025 МГц и отфильтровывается верхняя боковая частота 2160 МГц. В выходной усилитель 8 выдается нижняя боковая частота 1890 МГц с видеоинформацией, которая при стабильности несущей 10^-7 занимает полосу ±189 Гц или 379 Гц. На приемной стороне /фиг.6/ радиосигналы принимаются блоком 39, который является селектором каналов с электронной настройкой с блока 38 выбора канала передачи. Блок 39 включает входную цепь, усилитель радиочастоты, смеситель и соответствующий полосовой фильтр [6, с.129, 132]. Радиочастотный сигнал через петлю связи поступает на смеситель, на второй вход которого с синтезатора 57 частот /вход 5/ подается частота /вход 3/, равная несущей частоте передатчика 5 и необходимая для детектирования однополосного сигнала [7, с.146]. Сигнал со смесителя, являющийся выходным сигналом блока 39, поступает на вход усилителя 40 радиочастоты, где усиливается до необходимой величины и поступает на вход двухполярного амплитудного детектора 41, выполненного по схеме фиг.8. Диод Д1 выделяет положительную огибающую модулирующего сигнала /диагр.9 на фиг.17/. Диод Д2 из модулирующей выделяет огибающие положительных полусинусоид /диагр.10/, являющиеся символами единиц кодов ССИ, R, G, В. Диод Д3 из модулирующей выделяет огибающие отрицательных полусинусоид /диагр.11/, являющиеся символами единиц кодов СИС, R₂, G₂, B₂. С первого выхода блока 41 положительные полусинусоиды 135 МГц поступают на вход первого формирователя 42 импульсов, со второго выхода блока 41 отрицательные полусинусоиды поступают на вход второго формирователя 49 импульсов. Формирователи 42, 49 импульсов выполнены по схеме несимметричного триггера с эмиттерной связью и формируют прямоугольные импульсы из гармонически изменяющихся сигналов [8, с.209] /полусинусоид/. Импульсы с формирователей 42, 49 импульсов имеют одну полярность и длительность, равную длительности на передающей стороне. Единицы в кодах опять представляются импульсами, нули - их отсутствием. Порядок работы радиоприемного устройства определяется сигналами управления с канала формирования управляющих сигналов, задающая роль принадлежит блоку 56 выделения ССИ. По синхроимпульсам строки производится точная подстройка частоты в синтезаторе 57 частот, выдающем с первого выхода тактовые импульсы U_т 135 МГц, со второго выхода импульсы U_выд 5 МГц, с третьего выхода импульсы дискретизации кодов 20 МГц, с четвертого выхода импульсы двойной частоты дискретизации 40 МГц, с пятого выхода синусоидальные колебания несущей частоты 2025 МГц на третий вход блока 39. Вторые входы синтезатора 57 частот подключены к второй группе выходов блока 38, сигнал с которого определяет частоту, выдаваемую на третий вход блока 39. С первого формирователя 42 импульсов кода цветовых сигналов R, G, В правых кадров стереопар поступают на информационный вход первого приемного регистра 43, содержащего 27 разрядов. С второго формирователя 49 импульсов коды цветовых сигналов R₂, G₂, B₂ левых кадров стереопар поступают на информационный вход второго приемного регистра 50, содержащего тоже 27 разрядов. В приемных регистрах 43, 50 коды сигналов размещаются: коды R /R₂ / в разрядах с первого по девятый, коды G /G₂/ в разрядах с десятого по восемнадцатый, коды В /B₂/ в разрядах с девятнадцатого по двадцать седьмой. С приемных регистров 43, 50 кода выдаются: синхронно сигналами 5 МГц коды R, G, В в параллельном виде в соответствующие три декодера 44, коды R₂, G ₂, B₂ в параллельном виде в соответствующие три декодера 51.

Работа декодера, фиг.7.

Коды в параллельном виде поступают в первый регистр 60, с которого выдаются с частотой 5 МГц в накопитель 61 кодов кадра. Из накопителя 61 кодов коды сигналами U_выд с третьего ключа 70 выдаются во второй регистр 62. При закрытом ключе 70 накопитель 61 кодов сосредотачивает коды в себе. Исходное состояние ключей в блоке 65 закрытое, в блоке 63 открытое, ключей 68, 70, 71 открытое, ключа 69 закрытое. В первый-восьмой разряды второго регистра 62 поступают сигналы с первого-восьмого информационных разрядов блока 61, а при наличии в девятом разряде сигнала опознания кода числа равных кодов он поступает в девятый разряд регистра 62, с которого код выдается сигналом U_выд с ключа 71 с частотой 20 МГц. Пока в регистр 62 поступают коды без сигнала опознания в девятом разряде они поступают через открытые ключи в блоке 63 в третий регистр 64, а с него выдаются сигналом U _выд1 с ключа 68 на выход декодера. Сигнал при U_выд1 выдаче кода обнуляет разряды регистра 64. При поступлении в регистр 62 кода с сигналом опознания кода числа равных кодов этот сигнал /с девятого разряда регистра 62/ закрывает ключи в блоке 63 /вход 2/, закрывает ключи 68, 70, 71, открывает ключ 69 и ключи в блоке 65 ключей. Выдача кодов с регистра 62 прерывается /и блока 61/, накопитель 61 кодов кадра ведет накопление кодов кадра, так как в него продолжают поступать коды. Код числа равных кодов через открытые ключи блока 65 поступает в вычитающий счетчик 66 импульсов, на счетный вход которого с ключа 69 идут импульсы 20 МГц. Импульс с ключа 69 поступает и как сигнал U_выд2 на второй управляющий вход регистра 64, выдает содержащийся в нем код, но при этом не обнуляет его. Поэтому пока идет работа счетчика 66 на вычитание из регистра 64 выдается один и тот же код, эти коды были сокращены при сжатии потока в кодере на передающей стороне. С регистра 64 идет восстановленный на 100% поток кодов. С регистра 64 идут восьмиразрядные коды с частотой 20 МГц в блок 45 удвоения отсчетов. По окончании вычитания в счетчике 66 в дешифратор 67 поступает код из нулей, сигнал с дешифратора 67 закрывает ключи в блоке 65, закрывает ключ 69, открывает ключи в блоке 63 и ключи 68, 70, 71. С накопителя 61 кодов кадра опять выдаются коды в регистр 62, с него через ключи блока 63 в регистр 64. Далее процессы повторяются. Пропускная способность декодера определяется временем срабатывания 10,5 нс счетчика 66 /микросхема 100ИЕ137 [5, с.428]/, плюс время срабатывания дешифратора 67 6 нс /микросхема 100ИД161 [5, c.433]/. Скорость восстановления потока кодов до 50 Мбайт/с.

Восстановленный поток кодов с частотой 20 МГц и числом 800 отсчетов в строке поступает на вход блока 45 /52/ удвоения отсчетов. Удвоение отсчетов выполняется получением промежуточных /средних/ кодов между каждым прошедшим и следующим за ним кодами. Блоки 45 /52/ выполняют сложение кодов и деление суммы пополам, причем деление выполняется без временных затрат отбрасыванием младшего разряда в коде суммы /как и при делении десятичного числа на десять/. Отбрасывание младшего разряда в коде суммы выполняется соответствующим подключением выходов 0-7 сумматора 79 /фиг.9/ и выходов первый - восьмой блоков 80, 81 элементов задержек:

выходы сумматора	79	0 1	1 2	2 3	3 4	4 5	5 6	6 7	7 8
выходы блоков	80, 81

Разряд 0 означает перенос в старший разряд при сумме кодов в сумматоре 79. Удвоение отсчетов в строке сокращает период следования кодов в два раза 25 нс / /, на выходе коды идут с частотой 40 МГц. Процесс сложения в сумматоре 79 выполняется микросхемами К555ИМ6 за 25 нс [5, с.258]. После включения питания - в регистрах 75-78 нули. С приходом первого импульса 20 МГц в триггер 72 /фиг.9/ с его первого выхода сигнал U_выд1 одновременно: выдает "код 0" с регистра 76 на первые входы сумматора 79, из регистра 77 "код 0" в блок 81 элементов задержек и через диоды на вторые входы сумматора 79 /сигналы выдачи и обнуляют регистры/, открывает ключи в блоке 73 ключей на время прохода кода через ключи, регистры 75, 76 заполняются кодом "код 1". В сумматоре 79 идет сложение "код 0+ код 0", по окончании которого через 25 нс код суммы из сумматора 79 идет на выход с делением на два: код № 1 . Блоки 80 и 81 выполняют задержку кодов на 50 нс, причем первая половина задержки 25 нс приходится на время процесса сложения в сумматоре, т.е. после каждого выхода кода с сумматора с одного из блоков 80, 81 через 25 нс идет их код. С приходом второго импульса 20 МГц в триггер 72 он обнуляет сумматор, а сигнал с второго выхода триггера U_выд2 одновременно: выдает с регистра 75 "код 1" в блок 80 и через диоды на первые входы сумматора 79, с регистра 78 "код 0" в сумматор 79, открывает ключи в блоке 74, регистры 77, 78 заполняются кодом "код 2". С блока 81 после задержки 50 нс и через 25 нс после выхода кода № 1 на выход следует код № 2 "код 0". В сумматоре 79 идет сложение "код 0+ код 1", по окончании которого /25 нс/ код суммы с делением на два идет на выход: код № 3 С приходом третьего импульса 20 МГц в триггер 72 он обнуляет сумматор 79, а сигнал с его первого выхода U_выд3 одновременно: выдает с регистра 76 "код 1" в сумматор, с регистра 77 "код 2" в блок 81 и через диоды в сумматор, открывает ключи в блоке 73, регистры 75, 76 заполняются кодом "код 3". С блока 80 идет на выход код № 4 "код 1". В сумматоре 79 идет сложение "код 1+ код 2", по окончании которого код суммы с делением на два идет на выход код № 5 . С приходом четвертого импульса в триггер 72 он обнуляет сумматор, а сигнал с его второго выхода U_выд4 одновременно: выдает с регистра 75 "код 3" в блок 80 и через диоды в сумматор, с регистра 78 "код 2" в сумматор, открывает ключи в блоке 74, регистры 77, 78 заполняются кодом "код 4". С блока 81 "код 2" идет на выход: код № 6 "код 2". В сумматоре 79 идет сложение "код 2+ код 3", по окончании код суммы идет на выход с делением на два: код № 7 . С приходом пятого импульса в триггер он обнуляет сумматор, а сигнал с его первого выхода U_выд5 одновременно: выдает с регистра 76 "код 3" в сумматор, с регистра 77 "код 4" в блок 81 и через диоды в сумматор 79, открывает ключи в блоке 73, регистры 75, 76 заполняются кодом "код 5". С блока 80 "код 3" идет на выход: код № 8 "код 3". В сумматоре идет сложение "код 3+ код 4", по окончании его код суммы идет на выход с делением на два: код № 9 . С приходом шестого и последующих импульсов в триггер 72 процессы повторяются. Выходы 0-7 сумматора 79 и выходы первый-восьмой блоков 80, 81 элементов задержек поразрядно объединены и являются выходами первый-восьмой блоков 45, 52. В строках теперь по 1600 отсчетов. Коды с частотой 40 МГц в параллельном виде поступают на информационные входы своих накопителей 46, 53 кодов кадра.

Работа накопителей 46, 53 кодов кадра, фиг.10.

Сигналы кодов в блоки 46, 53 поступают на третьи входы разрядов восьми регистров 86_1-8 /фиг.11/. Заполнение регистров кодами строки начинается с открытием сигналом 25 Гц первого ключа 83 в первом блоке 82₁ регистров. Ключ 83 пропускает импульсы U_д 40 МГц на вход распределителя 85 импульсов, тактовые импульсы которого поступают на тактовые /первые/ входы разрядов параллельно восьми регистров 86. По заполнении регистров 86 ключ 83 закрывается, а сигнал с 1600-го выхода распределителя 85 импульсов в качестве управляющего выходного сигнала открывает ключ 83 в следующем блоке 82₂ регистров, регистры которого 86 заполняются кодами второй строки. За период стереопары 40 мс последовательно кодами заполняются регистры 86 всех блоков 82_1-1000 регистров /фиг.10/. С последнего блока 82 ₁₀₀₀ выходной сигнал поступает параллельно на четвертые управляющие входы всех блоков 82 и открывает в них вторые ключи 84 /фиг.11/, сигналы U_вых с которых синхронно выдают из всех блоков 82 регистров коды правого и левого кадров стереопары в блоки 47, 54 импульсных усилителей. Каждый накопитель 46, 53 кодов кадра имеет 12,8×10⁶ выходов /1600×8×1000/, которые подключены к стольким же входам в блоках 47, 54 импульсных усилителей, каждый из которых имеет импульсных усилителей по числу выходов с накопителей кодов кадра: 12,8×10⁶ . Выходы трех блоков 47 импульсных усилителей подключены к правому плоскопанельному экрану 48, выходы трех блоков 54 импульсных усилителей подключены к левому плоскопанельному экрану 55. При большом числе соединений накопителя кодов кадра и импульсного усилителя есть смысл изготовить их попарно в одной микросхеме и разместить на своих экранах с тыльной стороны.

Работа первого радиопередающего и радиоприемного устройств.

Коды правого кадра R, G, В стереопары поступают /фиг.1/ с выходов 1-3 видеоадаптера ПК на входы 9-11 кодеров, коды левого кадра R₂, G₂, B₂ стереопары с выходов 4-6 видеоадаптера ПК поступают на входы кодеров 12-14. С кодеров 9-11 коды поступают на первый информационный вход формирователя 1 кодов, на второй информационный вход которого поступают коды с кодеров 12-14 /фиг.4/. Формирователь 1 кодов с приходом на четвертый информационный вход сигнала стереопары СИС формирует коды правого и левого кадров, преобразуя параллельные коды в последовательные с заменой символов единиц с импульсов в кодах правого кадра на положительные полусинусоиды частоты 135 МГц, в кодах левого кадра - на отрицательные полусинусоиды той же частоты. С выхода формирователя 1 кодов полные и неполные синусоиды частоты 135 МГц являются модулирующим сигналом для несущей частоты в амплитудном модуляторе 7. Информация кодов правого и левого кадров стереопар передается нижней боковой частотой несущей 1890 МГц. Радиосигналы кодов принимаются на приемной стороне блоком 39 приема радиосигналов, выполняется двухполярное амплитудное детектирование, выделение синхроимпульсов строк ССИ и синхроимпульсов стереопар СИС, представление единиц в кодах возвращается с полусинусоид к импульсам. Коды правого кадра поступают в приемный регистр 43, коды левого кадра поступают во второй приемный регистр 50. Декодеры 44, 51 восстанавливают первоначальные потоки цветовых сигналов, блоки 45, 52 удваивают число отсчетов в строках с 800 до 1600, коды 1000 строк кадра заполняют свои накопители 46, 53 кодов кадра, из которых синхронно выдаются в свои блоки 47, 54 импульсных усилителей, где импульсы усиливаются до необходимой величины и одновременно поступают на управляющие входы микропьезоэлементов 97_1-8 /фиг.16/ соответствующих ячеек в элементах матриц правого 48 и левого 55 экранов. Построение изображений в экранах выполняется без строчных и кадровых разверток, видеорежим воспроизведения 1600×1000×25 Гц, разрешение кадра на экране 1,6×10 ⁶. Способ стереоизображений двухэкранный /два глаза - два экрана/ с применением очков раздельного поля зрения. В первом радиоприемном и радиопередающем устройствах энергоемкость снижается в два раза.

Использованные источники

1. Патент РФ № 2300139 С1, кл. G06F 15/00, Бюл. № 15 от 27.05.07, прототип.

2. Колесниченко О.В. Шишигин И.В. Аппаратные средства PC. 5-е изд., СПб., 2004, с.540, 542, нижняя строка.

3. В.А.Ильин. Телеуправление и телеизмерение, 3-е изд., М., 1982, с.269, 274.

4. М.С.Шумилин. Радиопередающие устройства. М., 1981, с.234-235.

5. Цифровые интегральные микросхемы. Справочник. Минск, 1991, с.258, 272, 279, 428, 433.

6. Бродский М.А. Телевизоры цветного изображения. Минск, 1988, с.129, рис.4.2, 132.

7. Радиосвязь, вещание и телевидение. Под ред. А.Д.Фортушенко. М., 1981, с.146.

8. В.Ф.Баркан, В.К.Жданов. Усилительная и импульсная техника. М., 1981, с.209.