функциональная входная структура сумматора с процедурой логического дифференцирования d/dn первой промежуточной суммы минимизированных аргументов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min (варианты русской логики)

Формула изобретения

1. Функциональная входная структура сумматора с процедурой логического дифференцирования d/d_n первой промежуточной суммы минимизированных структур аргументов слагаемых ±[ n_i]f(+/-)_min и ±[m _i]f(+/-)_min, условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает входные логические функции f₁({)-ИЛИ и f₁ (&)-И-НЕ, две функциональные входные связи которых являются функциональными входными связями каналов для приема положительных входных аргументов +n_i и + m_i или входных условно отрицательных аргументов -n_i и -m_i в соответствующих каналах, а выходные функциональные связи этих логических функций, которые формируют преобразованные положительные аргументы первой промежуточной суммы +S¹ _i или условно отрицательные аргументы -S ¹ _i и измененные по уровню аналогового сигнала положительные аргументы +S² _i или условно отрицательные аргументы - S² _i второй промежуточной суммы в соответствующих каналах являются функциональными выходными связями каналов и функциональными входными связями логической функции f₇ (&)-И, каналы сумматора включают также логические функции f₁(&)-НЕ и f₂({ )-ИЛИ, отличающаяся тем, что в каждый канал дополнительно введены логические функции f₁({&)-ИЛИ-НЕ, f₂({&)-ИЛИ-НЕ, f₁(&)-И - f₆(&)-И и f₈(&)-И - f₁₀ (&)-И, при этом функциональные связи логических функций в положительном канале сумматора выполнены в соответствии с математической моделью вида



где - логическая функция f₁(})-ИЛИ; - логическая функция f₁(&)-И;

где - логическая функция f₁(}& )-ИЛИ-НЕ; - логическая функция f₁(&)-И-НЕ;

«=&₁=» - логическая функция f₁(&)-НЕ изменения активности аргумента аналогового сигнала; а в условно отрицательном канале сумматора выполнены в соответствии с математической моделью вида

2. Функциональная входная структура сумматора с процедурой логического дифференцирования d/d_n первой промежуточной суммы минимизированных аргументов слагаемых ±[ n_i]f(+/-)_min и ±[m _i]f(+/-)_min, условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает входные логические функции f₁({)-ИЛИ и f₁ (&)-И-НЕ, две функциональные входные связи которых являются функциональными входными связями каналов для приема входных положительных аргументов +n_i и + m_i и входных условно отрицательных аргументов -n_i и -m_i в соответствующих каналах, а выходные функциональные связи этих логических функций формируют соответственно преобразованные положительные аргументы второй промежуточной суммы +S² _i с измененным уровнем аналогового сигнала и условно отрицательные аргументы -S² _i с измененным уровнем аналогового сигнала второй промежуточной суммы и являются функциональными выходными связями каналов и функциональными входными связями логической функции f₈(&)-И-НЕ, в соответствующих каналах, отличающаяся тем, что в каждый канал дополнительно введены логические функции f₁({&)-ИЛИ-НЕ, f₂ ({&)-ИЛИ-НЕ, f₂(&)-И-НЕ - f₇(&)-И-НЕ и f₉(& )-И-НЕ - f₁₂(&)-И-НЕ, при этом функциональные связи логических функций в положительном канале сумматора выполнены в соответствии с математической моделью вида



а в условно отрицательном канале сумматора выполнены в соответствии с математической моделью вида

3. Функциональная входная структура сумматора с процедурой логического дифференцирования d/d_n первой промежуточной суммы минимизированных аргументов слагаемых ±[ n_i]f(+/-)_min и ±[m _i]f(+/-)_min, условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает входные логические функции f₁({&)-ИЛИ-НЕ и f₁(&)-И, две функциональные входные связи которых являются функциональными связями каналов сумматора для приема входных положительных аргументов +n_i и + m_i или входных условно отрицательных аргументов -n_i и -m_i в соответствующих каналах, а выходные функциональные связи этих логических функций, которые формируют преобразованные положительные аргументы первой промежуточной суммы +S¹ _i или условно отрицательные аргументы - S¹ _i с измененным уровнем аналогового сигнала и положительные аргументы +S² _i или условно отрицательные аргументов -S ² _i второй промежуточной суммы в соответствующих каналах являются функциональными выходными связями каналов и функциональными входными связями логической функции f₉ ({)-ИЛИ, отличающаяся тем, что в каждый канал дополнительно введены логические функции f₁(&)-НЕ, f₁({)-ИЛИ - f₈({)-ИЛИ, f ₁₀({)-ИЛИ - f₁₂({)-ИЛИ и f ₁(&)-И-НЕ, при этом функциональные связи логических функций в положительном канале сумматора выполнены в соответствии с математической моделью вида



а в условно отрицательном канале сумматора выполнены в соответствии с математической моделью вида

4. Функциональная входная структура сумматора с процедурой логического дифференцирования d/d_n первой промежуточной суммы минимизированных аргументов слагаемых ±[ n_i]f(+/-)_min и ±[m _i]f(+/-)_min, условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает входные логические функции f₁({&)-ИЛИ-НЕ и f₁(&)-И, две функциональные входные связи которые являются функциональными связями каналов для приема входных положительных аргументов +n_i и +m_i или входных условно отрицательных аргументов -n_i и -m_i в соответствующих каналах, а выходные функциональные связи этих логических функций, которые формируют преобразованные положительные аргументы первой промежуточной суммы +S¹ _i или условно отрицательные аргументы - S¹ _i с измененным уровнем аналогового сигнала и положительные аргументы +S² _i или условно отрицательные аргументов -S ² _i второй промежуточной суммы в соответствующих каналах являются функциональными выходными связями каналов и функциональными входными связями логической функции f₈ ({&)-ИЛИ-НЕ, каналы также включают логическую функцию f₃({)-ИЛИ и логическую функцию f ₂({&)-ИЛИ-НЕ, в которой функциональная выходная связь является функциональной входной связью логической функции f₃({)-ИЛИ, в которой функциональная выходная связь является функциональной выходной связью канала для формирования результирующего положительного аргумента (+ S_i)₁ или условно отрицательного аргумента (-S_i)₁ в соответствующем канале, отличающаяся тем, что в каждый канал дополнительно введены логические функции f₁({)-ИЛИ, f₂({)-ИЛИ, f₃({&)-ИЛИ-НЕ - f₇( {&)-ИЛИ-НЕ и f₉({& )-ИЛИ-НЕ - f₁₁({&)-ИЛИ-НЕ, при этом функциональные связи логических функций в положительном канале сумматора выполнены в соответствии с математической моделью вида



а в условно отрицательном канале сумматора выполнены в соответствии с математической моделью вида

Описание изобретения к патенту

Текст описания приведен в факсимильном виде.