устройство кодовой цикловой синхронизации с мягкими решениями

Формула изобретения

Устройство кодовой цикловой синхронизации с мягкими решениями, содержащее накопитель информации, состоящий из ОЗУ 1, ОЗУ 2 и схемы управления, вход которого является информационным входом устройства, узлы обнаружения ошибок, при этом каждый узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход сумматора по модулю два второго фильтра Хаффмена соединен с входом регистра синдрома, блоки дешифраторов, блоки сумматоров по модулю два, выход регистра синдрома является выходом узла обнаружения ошибок и соединен с входом блока дешифраторов, один выход которого соединен с одним из входов блока сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, распределители, блоки счетчиков, пороговые элементы, выход распределителя соединен с входом блока счетчиков, выход которого соединен с входом порогового элемента, при этом выход накопителя информации является информационным выходом устройства, отличающееся тем, что в устройство введены схема формирования наиболее вероятных векторов ошибок, блок сумматоров, схема фильтрации номеров и схема сборки, при этом вход признаков наименее достоверных символов схемы формирования наиболее вероятных векторов ошибок является входом устройства и соединен с входом накопителя, а выход признаков наименее достоверных символов накопителя является выходом устройства, выходы схемы формирования наиболее вероятных векторов ошибок соединены с входами блока сумматоров, другой вход блока сумматоров соединен с информационным входом устройства, выходы блока сумматоров соединены с входами схем определения границ блоков, каждая из которых содержит схемы определения границ слов и их номеров, схему фильтрации номеров, распределитель, блок счетчиков и пороговый элемент, при этом схема определения границ слов и их номеров содержит узел обнаружения ошибок, блок дешифраторов и блок сумматоров по модулю два, выход узла обнаружения ошибок соединен с входом блока дешифраторов, один из выходов которого соединен с одним из входов распределителя, а другой выход блока дешифраторов соединен с входом блока сумматоров по модулю два, выход блока сумматоров по модулю два, являясь выходом схемы определения границ слов и их номеров, соединен с входом схемы фильтрации номеров, выходы которой соединены с входами блока счетчиков, другие входы блока счетчиков соединены с выходами распределителей, а входы распределителей соединены с выходами блоков дешифраторов, выход блока счетчиков соединен с входом порогового элемента, выходы пороговых элементов являются выходами схем определения границ блоков и соединены с входами сборки, выход которой является выходом устройства для формирования сигналов об окончании каждого блока информации.

Описание изобретения к патенту

Изобретение относится к системам передачи дискретной информации и может быть использовано для цикловой синхронизации в системах помехоустойчивой защиты информации, в которых применяются корректирующие, в частности, каскадные коды.

В устройствах кодовой цикловой синхронизации синхронизирующие признаки передаются словами помехоустойчивого кода. Для синхронизации используется избыточность кода, поэтому передача дополнительных синхронизирующих символов не требуется. После приема последовательной информации признаки синхронизации снимаются с помехоустойчивого кода, не уменьшая при этом корректирующей способности кода.

Использование кодовой цикловой синхронизации наиболее эффективно в каскадных кодах. В этом случае синхронизация обеспечивается за счет многократного повторения признаков синхронизации в различных словах внутреннего кода каскадного кода.

При разработке устройств кодовой цикловой синхронизации актуальной задачей является повышение достоверности принимаемой информации в каналах связи с высоким уровнем помех.

Известно устройство цикловой синхронизации, содержащее накопитель информации, выполненный на регистре задержки, и узел обнаружения ошибок, входы накопителя информации и узла обнаружения ошибок объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен с входом регистра синдрома, выход которого соединен с входом блока дешифраторов [авторское свидетельство СССР № 849521, Н04L 7/08, опубл. 1981].

Такое устройство обладает недостаточной достоверностью принимаемой информации в каналах связи с помехами за счет синхронизации только по безошибочным словам помехоустойчивого кода.

Наиболее близким к предлагаемому устройству является устройство кодовой цикловой синхронизации (прототип), содержащее накопитель, состоящий из ОЗУ 1, ОЗУ 2 и схемы управления, входы которых объединены и соединены с информационным входом устройства, узел обнаружения ошибок, выполненный из двух последовательно соединенных первого фильтра и второго фильтра Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из регистра и сумматора по модулю два, выход сумматора второго фильтра Хаффмена соединен с входом регистра синдрома, блок дешифраторов, блок сумматоров по модулю два, блок регистров, полный сумматор номеров, схему сравнения номеров, схему счета последовательности номеров, состоящую из схемы отбора, коммутатора счета, схемы регистров счета, полного сумматора и схемы определения последовательности заданной длины, дешифратор подтвержденных слов, коммутатор номеров, распределитель, блок счетчиков, пороговый блок [заявка № 2008115973, приоритет 22.04.08].

Недостатком этого устройства является недостаточная достоверность приема информации в каналах связи с помехами из-за отсутствия функциональных узлов, позволяющих выполнять цикловую синхронизацию с применением мягких решений в словах помехоустойчивого кода.

Цель изобретения - повышение достоверности принимаемой информации устройством кодовой цикловой синхронизации и, как следствие, обеспечение возможности наиболее эффективной работы его в каналах с высоким уровнем помех.

Для достижения цели предложено устройство кодовой цикловой синхронизации с мягкими решениями, содержащее накопитель информации, состоящий из ОЗУ 1, ОЗУ 2 и схемы управления, вход которого является информационным входом устройства, а его выход - информационным выходом устройства, схему формирования наиболее вероятных векторов ошибок, блок сумматоров, схемы определения границ блоков и схему сборки, при этом вход признаков наименее достоверных символов схемы формирования наиболее вероятных векторов ошибок является входом устройства и соединен с входом накопителя, а выход признаков наименее достоверных символов накопителя является выходом устройства, выходы схемы формирования наиболее вероятных векторов ошибок соединены с входами блока сумматоров, другой вход блока сумматоров соединен с информационным входом устройства, выходы блока сумматоров соединены с входами схем определения границ блоков, каждая из которых содержит схемы определения границ слов и их номеров, схему фильтрации номеров, распределитель, блок счетчиков и пороговый элемент, каждая схема определения границ слов и их номеров содержит узел обнаружения ошибок, блок дешифраторов и блок сумматоров по модулю два, при этом каждый узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход сумматора второго фильтра Хаффмена соединен с входом регистра синдрома, выход регистра синдрома является выходом узла обнаружения ошибок и соединен с входом блока дешифраторов, один выход которого соединен с одним из входов распределителя, а другой выход блока дешифраторов соединен с входом сумматора по модулю два, другой вход которого соединен с выходом второго фильтра Хаффмена, выход блока сумматоров, являясь выходом схемы определения границ слов и номеров, соединен с одним из входов схемы фильтрации номеров, выходы которой соединены с входами блока счетчиков, другие входы блоков счетчиков соединены с выходами распределителей, входы распределителя соединены с выходами блоков дешифраторов, выход блока счетчиков соединен с входом порогового элемента, выходы пороговых элементов являются выходами схем определения границ блоков и соединены с входами сборки, выход которой является выходом устройства для формирования сигналов об окончании каждого блока информации.

Новым является то, что в устройство введены схема формирования наиболее вероятных векторов ошибок, блок сумматоров, схема фильтрации номеров и схема сборки.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство кодовой цикловой синхронизации с мягкими решениями содержит накопитель информации 1, состоящий из схемы управления 2, ОЗУ 1 3, и ОЗУ 2 4, схему формирования наиболее вероятных векторов ошибок 5, блок сумматоров 6, схемы определения границ блоков 7, 8, 9, схему сборки 10, каждая из схем определения границ блоков состоит из схем определения границ слов и номеров 11, 12, 13, 14, схемы фильтрации номеров 15, распределителя 16, блока счетчиков 17 и порогового элемента 18, причем каждая из схем определения границ блоков 7 содержит узел обнаружения ошибок 19, блок дешифраторов 20 и блок сумматоров по модулю два 21, при этом каждый узел обнаружения ошибок 19 выполнен из двух последовательно соединенных первого фильтра Хаффмена 22 и второго фильтра Хаффмена 23 и регистра синдрома 24, причем первый фильтр Хаффмена 22 состоит из регистра 25 и сумматора по модулю два 26, а второй фильтр Хаффмена 23 состоит из регистра 27 и сумматора по модулю два 28.

Устройство работает следующим образом.

На передающей стороне в качестве выходной информации формируется последовательность с₁ с_2i c_3n, представляющая собой поразрядную сумму по модулю два трех последовательностей: последовательности внутренних двоичных кодов каскадного кода c₁, синхронизирующей двоичной последовательности c_2i=c₂₁c ₂₂c₂₃ c_2n и последовательности c_3n=c ₃c₃c₃ c₃, нарушающей циклические свойства исходного кода и состоящей из повторяющихся циклических последовательностей, где n - число слов кода Боуза-Чоудхури-Хоквингема (БЧХ), c _2i - синхронизирующая последовательность для i-го слова БЧХ.

Для получения последовательности с₁ на передающей стороне исходная информация объемом k m-ичных (m>1) символов кодируется m-ичным помехоустойчивым кодом, например, m-ичным помехоустойчивым кодом Рида-Соломона (PC). Код PC является внешним кодом или кодом первой ступени помехоустойчивого каскадного кода.

В результате такого кодирования исходной информации получают блок из слов кода PC (n, k), информационная длина которого k равна слову PC, a блоковая - n символов.

Далее блок информации, состоящий из слов PC, кодируется двоичным кодом, например двоичным кодом БЧХ с проверочным многочленом h₁(x). Код БЧХ является внутренним кодом или кодом второй ступени помехоустойчивого каскадного кода. Слово кода БЧХ имеет следующие параметры: n₁ - блоковая длина кода, k₁ - информационная длина кода. В результате кодирования блока из слов PC кодом БЧХ получают блок из n двоичных слов кода БЧХ (n₁, k₁), представляющих собой последовательность c₁.

Далее слова кода БЧХ суммируются по модулю два с синхронизирующей последовательностью c_2i. В качестве синхронизирующей последовательности выбирают двоичный код с блоковой длиной n₁ и информационной длиной k₂, например, код Рида-Маллера (РМ) первого порядка (последовательность максимального периода) с проверочным многочленом h₂(х). Информационная длина k₂ кода РМ соответствует двоичной записи номеров слов БЧХ. Между номерами слов БЧХ в каскадном коде и информационной частью синхронизирующей последовательности устанавливается взаимно однозначное соответствие. Первое слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи первого номера слова БЧХ кодом РМ, второе слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи второго номера слова БЧХ кодом РМ и так далее. Такая операция суммирования выполняется со всеми словами кода БЧХ. Если проверочные многочлены h₁(x) и h₂(x) суммируемых кодов БЧХ и РМ взаимно просты и являются делителями двучлена x ⁿ¹+1, в результате суммирования будет получено n слов циклического кода БЧХ с длиной n₁ и информационной длиной k ₁+k₂. Этот код будет корректировать ошибки, число которых

е r/log₂(n₁+1),

где r=n₁-k₁-k₂ - число проверочных символов кода.

Третья последовательность с ₃, с которой суммируются слова БЧХ, будет постоянной последовательностью длиной n₁ бит для всех слов. Такой последовательностью может быть любая последовательность, не являющаяся кодовым словом кода БЧХ, например последовательность 10000 000.

В реальных каналах возможны помехи, которые можно рассматривать как последовательность c₄ , наличие единиц в которой соответствует размещению ошибок в словах. Для безошибочных слов последовательность с₄ содержит только нули.

Информация в виде последовательности c₁ c_2i c_3n c₄, сформированной из четырех последовательностей, поступает на информационный вход устройства кодовой цикловой синхронизации. Эта последовательность записывается в накопитель информации 1 и одновременно поступает на один из входов блока сумматоров 6. Блок сумматоров 6 состоит из параллельных двухвходовых сумматоров по модулю два, один из входов каждого двухвходового сумматора по модулю два соединен с информационным входом устройства, а на другой вход двухвходовых сумматоров по модулю два поступает соответствующий вектор ошибок с выходов схемы формирования наиболее вероятных векторов ошибок 5. Выходы двухвходовых сумматоров по модулю два являются выходами блока сумматоров 6, на которых формируются кодовые слова с мягкими решениями. Схема формирования наиболее вероятных ошибок 5 содержит распределитель на длину слова БЧХ основе счетчика Джонсона. Пример реализации варианта распределителя на основе счетчика Джонсона приведен в источнике [В.Л. Шило. Популярные цифровые микросхемы. Справочник. Москва. Металлургия, 1988, стр.240, рис.2.40]. Таким образом, интервал между импульсами на одном из выходов распределителя на основе счетчика Джонсона соответствует границам слов БЧХ. На вход схемы формирования наиболее вероятных векторов ошибок 5, являющийся одним их входов устройства, поступает сигнал в виде логической «1» на позициях наиболее недостоверных символов, а на остальных позициях в виде логического «0».

Вектор ошибок формируется в соответствии со стандартным алгоритмом Чейза, метод 2 [Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи. М. Радио и связь. 1987 г. стр.161]. В данном алгоритме всевозможные комбинации векторов формируются на [d/2] позициях наименее достоверных символов, где d - минимальное кодовое расстояние. Для кодового слова БЧХ (31, 16) значение [d/2] равно трем. Если слово БЧХ содержит более трех наименее достоверных символов, то для данного устройства векторы ошибок формируются только для первых трех позиций, а значения остальных символов остаются исходными. Для формирования векторов ошибок надо знать позиции наименее достоверных символов в слове БЧХ, для чего устройство должно определять границы слов БЧХ. Возможные границы слов БЧХ определяются импульсами на выходах распределителя на основе счетчика Джонсона схемы формирования наиболее вероятных векторов ошибок 5. В рамках границ слов БЧХ на позициях наименее достоверных символов можно, например, схемой, состоящей из четырех D-триггеров сдвигового регистра и комбинаторной логики, сформировать соответствующие варианты векторов ошибок. При поступлении наименее достоверного символа в первый D-триггер записывается логическая «1», которая затем продвигается на выход этого регистра с приходом каждого нового наименее достоверного символа. Таким образом, положение и количество наименее достоверных символов в слове фиксируется состоянием регистра, значение которого можно использовать для разрешения или запрета логической «1» в сигнале наиболее недостоверных символов, поступившим в устройство, и, соответственно, формировать векторы ошибок. Импульс, определяющий границу слова БЧХ, и сигнал начальной установки сбрасывают D-триггеры сдвигового регистра в исходное нулевое состояние. Варианты векторов ошибок с выходов схемы формирования наиболее вероятных векторов ошибок 5 поступают на входы блока сумматоров 6, где складываются по модулю два с принимаемой информацией, и с выходов блока сумматоров 6 приходят на входы схемы определения границы блока 7.

В накопителе информации 1 последовательность и признаки наименее достоверных символов записываются в одно из двух ОЗУ, пока схемой сборки 10 не будет определен конец блока слов БЧХ, после чего схема управления накопителя начнет запись в другое ОЗУ последующей информации, а из предыдущего ОЗУ начнет считывание информации для дальнейших операций ее обработки и декодирования. Использование накопителя информации 1, содержащего два ОЗУ, позволяет применить конвейерный способ обработки информации, обеспечив одновременную запись и считывание информации из накопителя информации 1, что повышает быстродействие устройства.

В фильтрах Хаффмена 22, 23 последовательность умножается на проверочные многочлены кодов БЧХ и РМ h₁(x) и h₂(x). Таким образом, в первом фильтре Хаффмена 22 вычисляется синдром слова кода БЧХ последовательности c₁, а во втором фильтре Хаффмена 23 - синдром кода РМ последовательности c _2i.

Для безошибочного слова синдром кода равен нулю и в регистре синдрома 24 будет записана комбинация d₀, соответствующая преобразованной в фильтрах Хаффмена 22 и 23 последовательности c₃.

Для слов с ошибками, исправление которых возможно в пределах корректирующей способности кода, в регистре синдрома 24 будет записана комбинация из некоторого множества {d_i}, соответствующая преобразованной в фильтрах Хаффмена 22 и 23 последовательности с₃ с₄ и однозначно определяющая комбинацию ошибок. Жесткое декодирование принятой последовательности позволяет исправлять не более (d-1)/2 ошибок. Однако, если в принятом слове БЧХ содержится не более (d-1) ошибок и при мягких решениях с помощью [d/2] вариантов векторов ошибок удалось исправить [d/2] ошибок, то остальные ошибки исправит жесткий декодер, а в результате может исправиться (d-1) ошибка, что превышает в два раза число ошибок, которое исправляет жесткий декодер. Таким образом, предлагаемое устройство синхронизируется и по словам кода БЧХ, имеющим ошибки за пределами корректирующей способности последовательности.

Блок дешифраторов 20 при обнаружении в регистре синдрома 24 комбинации d₀ или комбинации из множества {d_i} выдает на вход блока сумматоров по модулю два 21 соответствующие комбинации для исправления ошибок.

В этот момент в регистре 27 второго фильтра Хаффмена 23 находится двоичная комбинация номеров, однозначно соответствующая последовательности с _2i, поскольку последовательность c₁ снимается первым фильтром Хаффмена 22, а последовательность с₃ является постоянной.

Эта двоичная комбинация номеров с выхода регистра 27 подается на другой вход блока сумматоров по модулю два 21. В блоке сумматоров по модулю два 21 осуществляется коррекция разрядов рассматриваемой комбинации номеров так, чтобы на его выходе была двоичная комбинация, соответствующая предполагаемому истинному номеру слова кода БЧХ. Для этого блок дешифраторов 20 распознает комбинации синдрома в регистре синдрома 24, определяет комбинацию ошибок и выдает соответствующие корректирующие сигналы на вход блока сумматоров по модулю два 21.

Комбинации синдрома, которые распознаются блоком дешифраторов 20, получают путем вычисления синдрома для каждой из возможных комбинаций ошибок. Пример построения блока дешифраторов 20 представлен в источнике [Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи: Пер. с англ. - М.: Радио и связь, 1987, стр.96 -101].

Для слова кода БЧХ (31, 21) вычисляются синдромы для однозначной коррекции их номера до двух ошибок в слове. Откорректированные номера слова кода БЧХ с выхода блока сумматоров по модулю два 21 поступают на вход схемы фильтрации номеров 15. На вход схемы фильтрации могут поступить одновременно восемь номеров, которые надо сравнить между собой, и для несовпадающих номеров их значения подаются на соответствующие входы блока счетчиков 17. Если все восемь вариантов номеров различные, то они соответственно записываются на восемь входов блока счетчиков. Схема фильтрации номеров сравнивает первый номер с остальными, и для совпадающих номеров блокируется их запись в блок счетчиков, а в блок счетчиков поступает только первый номер. Одновременно второй номер сравнивается с остальными номерами, и совпадающие номера с вторым номером также блокируются для прохождения в блок счетчиков и, если второй номер не совпадает с первым номером, то второй номер также проходит на вход блока счетчиков. Одновременно аналогично сравниваются по порядку последующие номера и только различные из них поступают в блок счетчиков.

Строб с выхода блока дешифраторов 20 поступает на вход распределителя 16. С целью сокращения записи номеров трансформированных слов каждый строб получает разрешающий импульс, фиксирующий границу слова, с выходов схемы формирования наиболее вероятных векторов ошибок 5, которые на чертеже не показаны. Для максимального числа комбинаций многовариантного номера, который возможен при мягких решениях, схема распределителя 16 должна содержать соответствующее количество подраспределителей.

Схема каждого подраспределителя может быть построена, например, на основе D-триггера. В исходном состоянии все Q-выходы последовательно соединенных D-триггеров подраспределителя находятся в состоянии логического «0». При поступлении тактового сигнала подраспределителя на Q-выходе первого D-триггера формируется уровень логической «1», который через двухвходовую схему ИЛИ поступает на D-вход второго D-триггера и вход двухвходовой схемы И, второй вход которой соединен с выходом следующей схемы ИЛИ, один вход которой соединен с Q-выходом второго D-триггера. На вторые входы каждой схемы ИЛИ могут поступать сигналы логической «1», запрещающие запись новых значений номеров в соответствующие синхронизированные счетчики блока счетчиков 17 и их перезапуск. Выход схемы И соединен с D-входом следующего D-триггера и входом следующей двухвходовой схемы И. После двухвходовых схем ИЛИ первого и последнего D-триггеров схемы подраспределителя двухвходовые схемы И отсутствуют.

С каждым тактовым сигналом подраспределителя происходит продвижение уровня логической «1» к Q-выходу последнего D-триггера. Когда все Q-выходы D-триггеров установятся в состояние логической «1», происходит общий сброс всех Q-выходов D-триггеров в состояние логического «0».

Второй вход каждой двухвходовой схемы ИЛИ предназначен для подачи на него уровня логической «1» для запрета формирования на выходе схемы ИЛИ перепада сигнала из логического «0» в логическую «1», разрешающего запись номеров в соответствующие счетчики в блоке счетчиков 17 и запуск этих счетчиков. Схема аналогичного подраспределителя приведена на рис.3 в научно-техническом журнале [Системы и средства связи, телевидения и радиовещания, 2008 г., выпуск 1, 2, стр.158].

Выход распределителя 16 соединен с входом блока счетчиков 17, другие входы которого соединены с выходом схемы фильтрации номеров 15. Блок счетчиков 17 состоит из набора последовательно соединенных счетчиков двух типов. Коэффициент счета первого счетчика соответствует длине слова кода БЧХ, а второй счетчик считает количество этих слов до конца блока. Коэффициент счета этих двух счетчиков соответствует длине блока слов кода БЧХ. На тактовый вход блока счетчиков, не показанный на схеме, подается частота, соответствующая скорости приема информации из канала.

Блок счетчиков 17 работает следующим образом. По сигналу с выхода распределителя 16 происходит запись с выхода схемы фильтрации номеров 15 во второй счетчик номера этого слова кода БЧХ и одновременный запуск первого счетчика. Когда первый счетчик досчитывает до конца, что соответствует длине слова кода БЧХ, формируется тактовый сигнал для второго счетчика и его значение увеличивается на единицу. Момент, когда второй счетчик досчитывает до конца, должен соответствовать нахождению конца блока слов кода БЧХ. Однако существует вероятность приема ложных слов кода БЧХ, то есть трансформированных слов, особенно в каналах с высоким уровнем помех. При запуске счетчиков трансформированным словом конец счета не будет соответствовать истинному концу блока слов кода БЧХ. Поэтому количество счетчиков в блоке счетчиков 17 должно рассчитываться с учетом возможного приема трансформированных слов.

Максимальное число счетчиков в блоке счетчиков 17 может быть равно количеству слов в блоке слов кода БЧХ и даже больше с учетом возможных трансформированных слов на границах двух слов кода БЧХ и неоднозначного определения комбинаций номеров при мягких решениях для слов кода БЧХ в каналах с высоким уровнем помех.

Для уменьшения числа счетчиков при сохранении достоверности приема в предлагаемом устройстве в блоке счетчиков 17 предусмотрено сравнение всех номеров счетчиков в каждом подраспределителе, а также их сравнение с номерами счетчиков всех остальных подраспределителей. Во время синхронизации производится последовательная запись номеров в счетчики до конца длины подраспределителей, а затем для последующих записей номеров производится проверка синхронной работы счетчиков. Запись новых номеров ведется только в несинхронизированные счетчики, а в счетчики, у которых есть синхронизация между собой, запись новых номеров запрещена либо до конца их счета, либо до общего сброса всех счетчиков по концу блока или по сигналу начальной установки. В блоке счетчиков 17 на его выходах формируются сигналы об окончании блока слов кода БЧХ, которые поступают на вход порогового элемента 18.

На выходе порогового элемента 18 формируется истинный сигнал об окончании блока слов кода БЧХ. Характеристики мажоритарной схемы порогового элемента 18 выбираются таким образом, чтобы обеспечить высокую вероятность правильной цикловой синхронизации для конкретного канала. Например, для каскадного кода, внешним кодом которого является код PC (32, 16), а внутренним - код БЧХ (31, 16), число номеров равно тридцати двум, объем регистра синдрома, равный разности числа проверочных бит и числа бит в номере, соответствует десяти битам, что позволяет жестко исправлять до двух ошибок в каждом слове БЧХ (31, 21). Максимальное количество вариантов номеров для одного слова БЧХ при мягких решениях для предлагаемого устройства равно восьми, поэтому распределитель содержит также восемь подраспределителей.

Распределитель 16 может запустить при наличии трансформированных слов более тридцати двух счетчиков и поэтому пороговый элемент 18 предлагаемого устройства содержит мажоритарный элемент, который формирует сигнал об окончании блока информации при условии синхронизации четырех и более счетчиков из сорока.

При реализации декодирующего устройства важно обеспечить, чтобы вероятность правильной синхронизации устройства цикловой синхронизации была не менее вероятности правильного декодирования кода, а лучше превышала ее и была близка к единице.

В процессе передачи информационная последовательность может искажаться как равномерно - в виде одиночных ошибок в битах, так и неравномерно - в виде ошибок сразу в нескольких битах, идущих подряд, то есть возможно группирование ошибок. Поэтому при приеме информационная последовательность наряду со словами с большим числом ошибок может содержать безошибочные слова или слова с малым числом ошибок даже для каналов с высоким уровнем помех.

Моделированием и экспериментально определено, что в каналах с высоким уровнем помех на стыках слов и в словах с большим числом ошибок образуются последовательности, синдромы которых могут соответствовать даже безошибочным словам и словам с одной ошибкой. Благодаря увеличению порога мажоритарного элемента, фильтрации номеров, стробированию запускающего импульса распределителя сигналом окончания слова, запрету записи новых номеров в синхронизированные счетчики в предлагаемом устройстве сокращается число необходимых счетчиков в блоке счетчиков 17, что приводит к упрощению схемотехнического решения устройства.

Цикловая синхронизация в предлагаемом устройстве выполняется не только как в известном устройстве с жесткими решениями по словам кода, находящимся в пределах корректирующей способности кода, и по словам кода с ошибками, выходящими за пределы корректирующей способности кода, но и по словам с мягкими решениями с числом ошибок, превышающим исправляющие способности жесткого решения и также выходящим за пределы корректирующей способности кода. Это повышает достоверность принимаемой информации при более высоком уровне помех в канале.

Достигаемым техническим результатом устройства кодовой цикловой синхронизации является повышение достоверности принимаемой информации в каналах с высоким уровнем помех.