дифференциальный операционный усилитель с малым напряжением питания

Формула изобретения

1. Дифференциальный операционный усилитель с малым напряжением питания, содержащий первый (1) и второй (2) входные транзисторы, объединенные эмиттеры которых через первый (3) токостабилизирующий двухполюсник соединены с шиной первого (4) источника питания, коллектор первого (1) входного транзистора через первый (5) двухполюсник коллекторной нагрузки связан с шиной второго (6) источника питания, коллектор второго (2) входного транзистора через второй (7) двухполюсник коллекторной нагрузки связан с шиной второго (6) источника питания и соединен со входом буферного усилителя (8), отличающийся тем, что в схему введены третий (9) и четвертый (10) входные транзисторы, а также дополнительный транзистор (11), база третьего (9) входного транзистора соединена с базой первого (1) входного транзистора, эмиттер третьего (9) входного транзистора соединен с эмиттером первого (1) входного транзистора, коллектор третьего (9) входного транзистора соединен с базой дополнительного транзистора (11) и коллектором первого (1) входного транзистора, база четвертого (10) входного транзистора соединена с базой второго (2) входного транзистора, эмиттер четвертого (10) входного транзистора соединен с эмиттером второго (2) входного транзистора, коллектор четвертого (10) входного транзистора соединен с шиной второго (6) источника питания, коллектор дополнительного транзистора (11) соединен с шиной второго (6) источника питания, а эмиттер дополнительного транзистора (11) через цепь согласования потенциалов (12) соединен со входом дополнительного инвертирующего усилителя тока (13), выход которого связан с коллектором второго (2) входного транзистора.

2. Дифференциальный операционный усилитель с малым напряжением питания по п.1, отличающийся тем, что цепь согласования потенциалов (12) содержит N>1 последовательно включенных прямосмещенных р-n переходов.

3. Дифференциальный операционный усилитель с малым напряжением питания по п.1, отличающийся тем, что цепь дополнительного инвертирующего усилителя тока (13) содержит вспомогательный транзистор (16), коллектор которого является выходом, а база - входом дополнительного инвертирующего усилителя тока, причем эмиттер вспомогательного транзистора (16) соединен с шиной первого (4) источника питания.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, SiGe-решающих усилителях, СВЧ-усилителях, компараторах, непрерывных стабилизаторах напряжения и т.п.).

В современной микроэлектронике находят применение классические дифференциальные операционные усилители (ДУ) с двумя резисторами в коллекторной цепи входных транзисторов [1-17]. Данная архитектура является основой широкого класса аналоговых и цифровых устройств и является базовой как для существующих, так и для принципиально новых нанотехнологий [10].

Наиболее близким по технической сущности к заявляемому устройству является входной дифференциальный каскад в устройстве по патенту US 6285245, фиг.1.

Существенный недостаток известного ДУ, архитектура которого присутствует также в других усилительных каскадах [1-17], состоит в том, что при ограничениях на напряжение питания (Е_п), характерных для SiGe технологических процессов (Е_п 2,0÷2,5 B), его коэффициент усиления по напряжению (К_у) получается небольшим (K_ymax=10÷20). В первую очередь это обусловлено ограничениями на сопротивления резисторов коллекторной нагрузки, которые из-за малых Е_п не могут выбираться высокоомными. Поэтому для повышения К _у применяются так называемые динамические нагрузки (ДН), например, на биполярных транзисторах, которые требуют для обеспечения линейного режима работы статического напряжения U_ДН =0,8÷1,6 В между источником питания и выходом ДН. Причем численные значения U_ДН равны 0,8 В для простейших динамических нагрузок, имеющих, к сожалению, невысокое выходное сопротивление:

где U_Эрли - напряжение Эрли выходного p-n-p транзистора ДН;

I_э=I ₀ - статический ток эмиттера p-n-p выходного транзистора ДН.

Для интегральных транзисторов U_Эрли =20÷30 В. Следовательно, при I₀=1 мА применение классических динамических нагрузок не позволяет получать высокие значения К_у. Более высокие выходные сопротивления R_ДН реализуются в токовых зеркалах Вильсона или каскодных схемах токовых зеркал. Однако они работают только в том случае, когда статическое напряжение между выводами такой динамической нагрузки более чем 2U_эб 1,6 В. При низковольтном питании это не приемлемо. Кроме этого не все техпроцессы (например, внедряемый в России SGB25VD) допускают использование p-n-p транзисторов. Для других, например, радиационно-стойких технологий (НПО «Интеграл, г.Минск) применение p-n-p транзисторов не рекомендуется в условиях радиационного воздействия на микроэлектронное изделие.

Таким образом, при малых напряжениях питания, а особенно в тех случаях, когда требуется получить более-менее значительные амплитуды выходного напряжения, известные схемотехнические решения ДУ не эффективны.

Основная задача предлагаемого изобретения состоит в повышении предельных значений коэффициента усиления по напряжению ДУ при низковольтном питании.

Поставленная задача решается тем, что в дифференциальном операционном усилителе с малым напряжением питания фиг.1, содержащем первый 1 и второй 2 входные транзисторы, объединенные эмиттеры которых через первый 3 токостабилизирующий двухполюсник соединены с шиной первого 4 источника питания, коллектор первого 1 входного транзистора через первый 5 двухполюсник коллекторной нагрузки связан с шиной второго 6 источника питания, коллектор второго 2 входного транзистора через второй 7 двухполюсник коллекторной нагрузки связан с шиной второго 6 источника питания и соединен со входом буферного усилителя 8, предусмотрены новые элементы и связи - в схему введены третий 9 и четвертый 10 входные транзисторы, а также дополнительный транзистор 11, база третьего 9 входного транзистора соединена с базой первого 1 входного транзистора, эмиттер третьего 9 входного транзистора соединен с эмиттером первого 1 входного транзистора, коллектор третьего 9 входного транзистора соединен с базой вспомогательного транзистора 11 и коллектором первого 1 входного транзистора, база четвертого 10 входного транзистора соединена с базой второго 2 входного транзистора, эмиттер четвертого 10 входного транзистора соединен с эмиттером второго 2 входного транзистора, коллектор четвертого 10 входного транзистора соединен с шиной второго 6 источника питания, коллектор дополнительного транзистора 11 соединен с шиной второго 6 источника питания, а эмиттер дополнительного транзистора 11 через цепь согласования потенциалов 12 соединен со входом дополнительного инвертирующего усилителя тока 13, выход которого связан с коллектором второго 2 входного транзистора. В частном случае буферный усилитель 8 содержит входной транзистор 14 и двухполюсник 15, а дополнительный инвертирующий усилитель тока 13 (фиг.3) - вспомогательный транзистор 16 и согласующий резистор 17.

На чертеже фиг.1 показана схема ДУ-прототипа.

Схема заявляемого устройства, соответствующего п.1 и п.2 формулы изобретения, показана на чертеже фиг.2.

На чертеже фиг.3 показана схема цепи дополнительного инвертирующего усилителя тока 13 в соответствии с п.3 формулы изобретения.

На чертеже фиг.4 представлена схема ДУ-прототипа фиг.1 в среде компьютерного моделирования Cadence на моделях SiGe интегральных транзисторов, а на чертеже фиг.5 - заявляемого ДУ фиг.2.

График фиг.6 характеризует частотную зависимость коэффициента усиления по напряжению (К_у ) ДУ фиг.4 и фиг.5.

Дифференциальный операционный усилитель с малым напряжением питания фиг.2 содержит первый 1 и второй 2 входные транзисторы, объединенные эмиттеры которых через первый 3 токостабилизирующий двухполюсник соединены с шиной первого 4 источника питания, коллектор первого 1 входного транзистора через первый 5 двухполюсник коллекторной нагрузки связан с шиной второго 6 источника питания, коллектор второго 2 входного транзистора через второй 7 двухполюсник коллекторной нагрузки связан с шиной второго 6 источника питания и соединен со входом буферного усилителя 8. В схему введены третий 9 и четвертый 10 входные транзисторы, а также дополнительный транзистор 11, база третьего 9 входного транзистора соединена с базой первого 1 входного транзистора, эмиттер третьего 9 входного транзистора соединен с эмиттером первого 1 входного транзистора, коллектор третьего 9 входного транзистора соединен с базой вспомогательного транзистора 11 и коллектором первого 1 входного транзистора, база четвертого 10 входного транзистора соединена с базой второго 2 входного транзистора, эмиттер четвертого 10 входного транзистора соединен с эмиттером второго 2 входного транзистора, коллектор четвертого 10 входного транзистора соединен с шиной второго 6 источника питания, коллектор дополнительного транзистора 11 соединен с шиной второго 6 источника питания, а эмиттер дополнительного транзистора 11 через цепь согласования потенциалов 12 соединен со входом дополнительного инвертирующего усилителя тока 13, выход которого связан с коллектором второго 2 входного транзистора. В частном случае (фиг.2) буферный усилитель 8 содержит входной транзистор 14 и двухполюсник 15, а дополнительный инвертирующий усилитель тока 13 (фиг.3) - вспомогательный транзистор 16 и согласующий резистор 17.

Кроме того, на чертеже фиг.2 в соответствии с п.2 формулы изобретения цепь согласования потенциалов 12 содержит N>1 последовательно включенных прямосмещенных p-n переходов.

На чертеже фиг.3 в соответствии с п.3 формулы изобретения дополнительный инвертирующий усилитель тока 13 содержит вспомогательный транзистор 16, коллектор которого является выходом, а база - входом дополнительного инвертирующего усилителя тока 13, причем эмиттер вспомогательного транзистора 16 соединен с шиной первого 4 источника питания, а эмиттерно-базовый переход вспомогательного транзистора 16 зашунтирован согласующим резистором 17.

Статический режим ДУ фиг.2 устанавливается первым 3 токостабилизирующим двухполюсником, в качестве которого могут применяться как резисторы, так и более совершенные схемы источников опорного тока с малыми выходными проводимостями.

Если выбрать ток I ₃=4I₀, то статические токи эмиттеров транзисторов 1, 9, 10, 2, выходной ток (I_вых.13) дополнительного инвертирующего усилителя тока 13 и токи (I₅, I ₇) двухполюсников 5, 7 (при введении общей отрицательной обратной связи):

Таким образом, при введении транзисторов 9, 10, а также за счет подключения коллектора транзистора 10 к источнику питания 6 в схеме фиг.2 созданы условия, при которых эмиттерные токи транзисторов 1, 9, 10, 2 одинаковы. Это минимизирует напряжение смещения нуля ДУ, которое зависит от идентичности эмиттерных токов транзисторов 1, 9 и 10, 2. Следовательно, схема фиг.2 (так же, как и ДУ фиг.1) имеет малый нулевой уровень, характеризующийся напряжением смещения нуля.

Рассмотрим работу ДУ фиг.2 на переменном токе.

Положительное изменение входного напряжения (u_вх) приводит к изменению эмиттерных токов транзисторов 1, 9 и 2, 10:

где - сопротивление эмиттерного перехода i-го транзистора

при статическом эмиттерном токе I_эi=I ₀;

_т 25 мВ - температурный потенциал.

Причем суммарное изменение токов общей эмиттерной цели ДУ i_э =i_э9+i_э1=i_э10+i _э2.

Приращения i_э1, i_э9 и i_э2 передаются в двухполюсники коллекторной нагрузки 5 и 7:

где r_э=r_э1 r_э2 r_э9 r_э10;

i_вых.13 - приращение выходного тока дополнительного инвертирующего усилителя тока 13, вызванное изменением напряжения на первом 5 двухполюснике коллекторной нагрузки. Причем:

где S_11-13 - крутизна усиления сигнала от цепи базы транзистора 11 до выхода дополнительного инвертирующего усилителя тока 13. Причем:

где r_э11 - дифференциальное сопротивление эмиттерного перехода транзистора 11;

r₁₂ - дифференциальное сопротивление цепи согласования потенциалов 12;

r_вх.13 - входное сопротивление дополнительного инвертирующего усилителя тока 13.

Поэтому:

где:

В этой связи коэффициент усиления по напряжению ДУ фиг.2:

В ДУ-прототипе:

Следовательно, выигрыш по К_у , который дает предлагаемое техническое решение:

Для практических схем усилителя тока фиг.3:

где ₁₆>100 - коэффициент усиления по току базы транзистора 16.

То есть N_к>>1.

Данные теоретические выводы подтверждаются результатами компьютерного моделирования (фиг.6), которые показывают, что предлагаемый усилитель имеет более чем в 10 раз лучшее усиление.

Следует отметить, что рассматриваемое схемотехническое решение обеспечивает максимально возможные амплитуды выходного напряжения , , независящие от статического режима по напряжению «коллектор-база» транзистора 11 . Это важное достоинство ДУ фиг.2.

Таким образом, в предлагаемом ДУ фиг.2 при низкоомных резисторах коллекторной нагрузки 5 и 7 реализуются более высокие значения коэффициента усиления по напряжению.

Заявляемая схема особенно перспективна для использования в микроэлектронных SiGe изделиях СВЧ устройств.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США № 3541464.

2. Патентная заявка WO 2004/102789.

3. Патент США № 5389893.

4. Патент Японии JP 53-142849.

5. А.с. СССР 1102019.

6. Патентная заявка WO 2005/077525.

7. Патентная заявка США № 2006/0181348.

8. Патентная заявка WO 2006/077525.

9. Патент Англии GB 2419052.

10. Патентная заявка США № 2008/0290941.

11. Патент WO 96/21271.

12. Патентная заявка США 2009/0108882, фиг.3.

13. Патент Японии JP 55030218.

14. Патент Англии GB 1350352.

15. Патент Японии JP 54-47467.

16. Патент Японии JP 55099810.

17. Патент ФРГ DE 2821942.