система и способ линеаризации усилителя мощности

Формула изобретения

1. Способ линеаризации усилителя мощности в системе линеаризации, содержащей соединенные между собой устройство предыскажения, ВЧ-модулятор и усилитель мощности, а также соединенные между собой ВЧ-демодулятор и измерительный комплекс, содержащий векторный анализатор сигналов и модуль формирования и сжатия, отличающийся тем, что на первом этапе подготавливают усилитель к производству, при этом подают сигнал цифрового модема в векторный анализатор сигналов и в ВЧ-модулятор, выполненный с возможностью осуществления переноса сигнала цифрового модема из базовой полосы частот на радиочастоту, на которой функционирует усилитель мощности, и передают сигнал в усилитель мощности, а затем передают усиленный сигнал в ВЧ-демодулятор, выполненный с возможностью осуществления обратного преобразования выходного сигнала усилителя мощности из радиочастоты в базовую полосу частот, и передают преобразованный сигнал в векторный анализатор сигналов, выполненный с возможностью измерения сигнала цифрового модема и преобразованного сигнала усилителя мощности, и передают данные измерений в модуль формирования и сжатия, выполненный с возможностью формирования и сжатия таблицы перекодировки, а также сохраняют таблицы, полученные в результате сжатия, в устройстве предварительного искажения; на втором этапе выполняют предыскажение входного сигнала, используя таблицы, полученные в результате сжатия, посредством устройства предварительного искажения, а также осуществляют перенос на радиочастоту предыскаженного сигнала и подают его на вход усилителя мощности посредством ВЧ-модулятора.

2. Способ по п.1, отличающийся тем, что формируют и сжимают таблицы перекодировки, а также посредством модуля формирования и сжатия сохраняют таблицы, полученные в результате сжатия, в устройстве предварительного искажения, которое содержит два модуля памяти, каждый из которых содержит два работающих параллельно блока памяти, при этом выполняют следующие операции:

- получают измеренные сигнал цифрового модема и преобразованный сигнал усилителя мощности в базовой полосе;

- оценивают комплексные коэффициенты полиномов;

- аппроксимируют полиномы двумя двумерными таблицами LUT1 и LUT2 перекодировки;

- вычисляют сингулярное разложение для каждой таблицы перекодировки LUT1 и LUT2, при этом представляют каждую исходную двумерную комплекснозначную таблицу перекодировки в виде произведения трех таблиц:

LUT=U·S·V^H;

- определяют необходимое количество сингулярных чисел r, используя выражения для оценки ошибки аппроксимации:



где S_k=diag(S) - вектор сингулярных чисел LUT;

- удаляют из каждой таблицы перекодировки элементы, соответствующие малым значениям сингулярных чисел, при этом для каждой таблицы перекодировки формируют две матрицы:

- получают первые r значений сингулярных величин: S _C=S_k (1: r);

- получают первые r столбцов из матрицы U_C=U(:,1: r), формируют и сохраняют первую матрицу US_C=U_C·diag(S_C) в первом блоке памяти модуля памяти;

- получают первые r столбцов из матрицы V_C=V(:,1: r), формируют и посредством модуля формирования и сжатия сохраняют вторую матрицу conjV _C} во втором блоке памяти модуля памяти;

причем размер матрицы перекодировки (LUT) до сжатия составляет М×М комплексных величин, а суммарный размер первой и второй матриц, полученных в результате сжатия, равен US_C:М×r+V _C:М×r величинам таким образом степень сжатия равна

раз.

3. Способ по п.1, отличающийся тем, что выполняют предыскажение входного сигнала, используя таблицы, полученные в результате сжатия, посредством устройства предварительного искажения, содержащего два параллельных контура, причем первый контур содержит соединенные последовательно первый генератор адреса, первый модуль памяти, содержащий два работающих параллельно блока памяти, и первый векторный умножитель, а второй контур содержит соединенные последовательно линию задержки, второй генератор адреса, второй модуль памяти, содержащий два работающих параллельно блока памяти, и второй векторный умножитель, при этом выходы векторных умножителей соединены с сумматором, который соединен со входом ВЧ-модулятора, при этом выполняют следующие операции:

- подают сигнал (I,Q) цифрового модема на вход первого генератора адреса и линию задержки;

- формируют и передают в первый модуль памяти адресные сигналы Addr-I₁ и Addr-Q ₁ посредством первого генератора адреса;

- считывают r значений по адресу Addr-I₁ из первого блока памяти первого модуля памяти и передают в первый векторный умножитель;

- считывают r значений по адресу Addr-Q₁ из второго блока памяти первого модуля и передают в первый векторный умножитель;

- вычисляют первое скалярное произведение считанных данных посредством первого векторного умножителя;

- формируют и передают во второй модуль памяти задержанные адресные сигналы Addr-I₂ и Addr-Q₂ посредством линии задержки;

- считывают r значений по адресу Addr-I₂ из первого блока памяти второго модуля памяти и передают во второй векторный умножитель;

- считывают r значений по адресу Addr-Q ₁ из второго блока памяти второго модуля памяти и передают во второй векторный умножитель;

- вычисляют второе скалярное произведение считанных данных посредством второго векторного умножителя;

- вычисляют сумму первого и второго скалярных произведений и передают ее в качестве предварительно искаженного сигнала в базовой полосе частот на вход ВЧ-модулятора посредством сумматора.

4. Способ по п.1, отличающийся тем, что вычисляют скалярное произведение считанных данных посредством векторных умножителей, при этом на выходе векторных умножителей получают скалярное произведение Addr-I-й строки первой матрицы US _C и транспонированной и комплексно сопряженной Addr-Q-й строки второй матрицы V_C:

LUT_{Addr_I,Addr_Q=} US_C, (Addr_I,:)·(V_C(Addr_Q,:)) ^H,

причем вычисленное скалярное произведение является SVD аппроксимацией значения исходной несжатой таблицы (матрицы) перекодировки LUT(Add_I, Addr_Q).

5. Система линеаризации усилителя мощности, содержащая соединенные между собой ВЧ-демодулятор и измерительный комплекс, который содержит векторный анализатор сигналов и модуль формирования и сжатия, а также соединенные между собой устройство предыскажения, ВЧ-модулятор и усилитель мощности, отличающаяся тем, что на первом этапе работы системы ВЧ-модулятор, выполнен с возможностью переноса сигнала цифрового модема из базовой полосы частот на радиочастоту, на которой функционирует усилитель мощности, и передачи сигнала в усилитель мощности, выполненный с возможностью усиления сигнала и передачи его в ВЧ-демодулятор, выполненный с возможностью осуществления обратного преобразования выходного сигнала усилителя мощности из радиочастоты в базовую полосу частот и передачи преобразованного сигнала в векторный анализатор сигналов, выполненный с возможностью измерения сигнала цифрового модема и преобразованного сигнала усилителя мощности и передачи их в модуль формирования и сжатия, выполненный с возможностью формирования и сжатия таблиц перекодировки на основе преобразованного сигнала усилителя мощности, а также сохранения таблиц, полученных в результате сжатия, в устройстве предварительного искажения, а на втором этапе работы системы устройство предварительного искажения выполнено с возможностью предыскажения входного сигнала с использованием таблиц, полученных в результате сжатия, а ВЧ-модулятор выполнен с возможностью переноса предыскаженного сигнала на радиочастоту и передачи сигнала в усилитель мощности.

6. Система по п.5, отличающаяся тем, что модуль формирования и сжатия выполнен с возможностью формирования и сжатия таблиц перекодировки на основе преобразованного сигнала усилителя мощности, а также сохранения таблиц, полученных в результате сжатия, в устройстве предварительного искажения, которое содержит два модуля памяти, каждый из которых содержит два работающих параллельно блока памяти.

7. Система по п.5, отличающаяся тем, что устройство предварительного искажения, содержащее два параллельных контура, первый из которых содержит соединенные последовательно первый генератор адреса, первый модуль памяти, содержащий два работающих параллельно блока памяти, и первый векторный умножитель, а второй контур содержит соединенные последовательно линию задержки, второй генератор адреса, второй модуль памяти, содержащий два работающих параллельно блока памяти, и второй векторный умножитель, при этом выходы векторных умножителей соединены с сумматором, который соединен со входом ВЧ-модулятора, выполнено с возможностью выполнения предыскажения входного сигнала, используя таблицы, полученные в результате сжатия, при этом с возможностью:

- подачи сигнала (I,Q) цифрового модема на вход первого генератора адреса и линию задержки;

- формирования и передачи в первый модуль памяти адресных сигналов Addr-Ii и Addr-Qi посредством первого генератора адреса;

- считывания r значений по адресу Addr-I₁ из первого блока памяти первого модуля памяти и передачи в первый векторный умножитель;

- считывания r значений по адресу Addr-Q ₂ из второго блока памяти первого модуля и передачи в первый векторный умножитель;

- вычисления первого скалярного произведения считанных данных посредством первого векторного умножителя;

- формирования и передачи во второй модуль памяти задержанных адресных сигналов Addr-I₂ и Addr-Q ₂ посредством линии задержки;

- считывания r значений по адресу Addr-I₂ из первого блока памяти второго модуля памяти и передачи во второй векторный умножитель;

- считывания r значений по адресу Addr-Q₁ из второго блока памяти второго модуля памяти и передачи во второй векторный умножитель;

- вычисления второго скалярного произведения считанных данных посредством второго векторного умножителя;

- вычисления суммы первого и второго скалярных произведений и передачи ее в качестве предварительно искаженного сигнала в базовой полосе частот на вход ВЧ-модулятора посредством сумматора.

8. Система по п.5, отличающаяся тем, что векторные умножители выполнены с возможностью вычисления скалярного произведения считанных данных посредством векторных умножителей, при этом на выходе векторных умножителей получают скалярное произведение Addr_I-й строки первой матрицы US_C и транспонированной и комплексно сопряженной Addr_Q-й строки второй матрицы V_C

LUT_{Addr_i,Addr_Q}=US_C(Addr_I,)·(V _C Addr_Q,))^H,

причем вычисленное скалярное произведение является SVD аппроксимацией значения исходной несжатой таблицы перекодировки LUT(Addr_I,Addr_Q).

9. Система по п.5, отличающаяся тем, что измерительный комплекс выполнен в виде средства автоматизированного проектирования (CAD - computer-aided design tools) для усилителя мощности.

10. Система по п.5, отличающаяся тем, что блоки памяти выполнены в виде ПЗУ (постоянного запоминающего устройства).

11. Система по п.5, отличающаяся тем, что модули памяти содержат комплексные величины, а именно по 16 бит на синфазную и квадратурную компоненты, при этом элементы векторных умножителей работают с комплексными числами.

Описание изобретения к патенту

Изобретение относится к области электричества, а более конкретно к системам и способам модуляции сигнала, в частности к системам и способам линеаризации усилителя мощности, и может применяться в современных беспроводных передатчиках.

В настоящее время существует значительная потребность в усилительных устройствах, особенно в СВЧ-диапазоне, сочетающих высокие энергетические характеристики с низким уровнем интермодуляционных искажений. Эта потребность определяется необходимостью передавать все большие объемы информации, что приводит к все более плотному размещению каналов в частотном диапазоне. Однако взаимодействие разночастотных сигналов на нелинейных элементах (в первую очередь на усилителях мощности) приводит к возникновению интермодуляционных искажений. Причем если интермодуляционные искажения четных порядков лежат за пределами рабочего диапазона и могут быть легко отфильтрованы, то интермодуляционные искажения нечетных порядков попадают непосредственно в рабочий диапазон устройства, и единственным способом борьбы с ними является обеспечение линейности применяемых усилителей. Но линейные усилители, имеющие низкий уровень интермодуляционных искажений, характеризуются также низким КПД. Однако современные коммуникационные системы, которые используют сложные схемы модуляции и генерируют выходной сигнал с непостоянной огибающей, требуют усилителей мощности (PA - power amplifiers) с очень высокой линейностью. Известно, что линейность усилителя мощности может быть достигнута путем повышения рассеивания мощности (уменьшения эффективности) или путем использования линеаризации.

Из уровня техники известны различные способы линеаризации, например решения, описанные в докладе Tyrtysnikov E.E. "Mosaic-skeleton approximation", Calcolo, 1996, V.33(l-2), pp.47-57 [1], а также в патенте США № 7170343 [2]. Основным недостатком таких решений является очень высокое энергопотребление, ограничивающее сферу применения этих способов.

Наиболее близкими к заявленному изобретению являются система и способ линеаризации усилителя мощности, предложенные в патенте США № 7248644 [3] и отличающиеся наличием предварительного искажения (predistortion) сигнала в базовой полосе частот. В них применяют инверсное нелинейное преобразование сигнала до перехода на радиочастоту и усиления (см. Фиг.1). Данная система и способ выбраны в качестве прототипа заявленного изобретения. При правильной реализации данные система и способ позволяют расширить линейную область характеристики усилителя мощности без значительного ухудшения эффективности, однако не обеспечивают достаточное качество предыскажения.

Повышение качества предыскажения часто требует усложнения и повышения энергопотребления устройства. Поэтому существует компромисс между эффективностью предыскажения (сложностью) и уровнем остаточных нелинейных искажений. Одной из наиболее простых реализаций устройства предыскажения является таблица перекодировки (LUT - lookup table), которая содержит описание нелинейного преобразования, обратного по отношению к нелинейности усилителя.

Задачей заявленного изобретения является создание системы и способа линеаризации усилителя мощности с уменьшением размера двумерной таблицы перекодировки, что позволяет уменьшить объем памяти, занимаемой таблицей перекодировки, а следовательно, уменьшить энергопотребление без значительного ухудшения качества предыскажения (точности аппроксимации), например за счет использования метода на основе сингулярного разложения (SVD - singular value decomposition) для аппроксимации таблицы преобразования сигнала на входе усилителя мощности.

Технический результат достигнут путем создания способа линеаризации усилителя мощности в системе линеаризации, содержащей соединенные между собой и устройство предыскажения, ВЧ-модулятор и усилитель мощности, а также соединенные между собой ВЧ-демодулятор и измерительный комплекс, который содержит векторный анализатор сигналов и модуль формирования и сжатия, причем на первом этапе подготавливают усилитель к производству, при этом подают сигнал цифрового модема в векторный анализатор сигналов и в ВЧ-модулятор, выполненный с возможностью осуществления переноса сигнала цифрового модема из базовой полосы частот на радиочастоту, на которой функционирует усилитель мощности, и передают сигнал в усилитель мощности, а затем передают усиленный сигнал в ВЧ-демодулятор, выполненный с возможностью осуществления обратного преобразования выходного сигнала усилителя мощности из радиочастоты в базовую полосу частот, и передают преобразованный сигнал в векторный анализатор сигналов, выполненный с возможностью измерения сигнала цифрового модема и преобразованного сигнала усилителя мощности, и передают данные измерений в модуль формирования и сжатия, выполненный с возможностью формирования и сжатия таблицы перекодировки, а также сохраняют таблицы, полученные в результате сжатия, в устройстве предварительного искажения; на втором этапе выполняют предыскажение входного сигнала, используя таблицы, полученные в результате сжатия, посредством устройства предварительного искажения, а также осуществляют перенос на радиочастоту предыскаженного сигнала и подают его на вход усилителя мощности посредством ВЧ-модулятора.

Выход таблицы перекодировки может использоваться в качестве предыскаженного сигнала (см. Фиг.2) или в качестве комплексного коэффициента предусиления (см. Фиг.3). Для устройства предыскажения с обратной связью величины LUT могут быть вычислены с помощью адаптивной процедуры. В заявленном изобретении используют устройство предыскажения без обратной связи, поэтому необходимо вычислить LUT для конкретного усилителя до переключения в рабочий режим.

Качество предварительного искажения сильно зависит от размера такой таблицы. Для того чтобы достичь качества, сравнимого с полиномиальным, LUT должна включать, по меньшей мере, 1500×1500 комплексных величин. Использование памяти такого размера может привести к значительному энергопотреблению, сравнимому с потреблением для полиномиальных вычислений.

Для функционирования способа важно, чтобы формировали и сжимали таблицы перекодировки, а также посредством модуля формирования и сжатия сохраняли таблицы, полученные в результате сжатия, в устройстве предварительного искажения, которое содержит два модуля памяти, каждый из которых содержит два работающих параллельно блока памяти, при этом предусматривается выполнение следующих операций:

- получают измеренные сигнал цифрового модема и преобразованный сигнал усилителя мощности в базовой полосе;

- оценивают комплексные коэффициенты полиномов;

- аппроксимируют полиномы двумя двумерными таблицами LUT1 и LUT2 перекодировки;

- вычисляют сингулярное разложение для каждой таблицы перекодировки LUT1 и LUT2, при этом представляют каждую исходную двумерную комплекснозначную таблицу перекодировки в виде произведения трех таблиц (матриц): LUT=U·S·V^H;

- определяют необходимое количество сингулярных чисел r, используя выражение для оценки ошибки аппроксимации:

,

где S_k=diag(S) - вектор сингулярных чисел LUT;

- удаляют из каждой таблицы (матрицы) перекодировки элементы, соответствующие малым значениям сингулярных чисел, при этом для каждой таблицы (матрицы) перекодировки формируют две матрицы:

- получают первые r значений сингулярных величин: S_C=S_k(1:r);

- получают первые r столбцов из матрицы U_C=U(:,1:r), формируют и сохраняют первую матрицу US_C=U_C·diag(S _C) в первый блок памяти модуля памяти;

- получают первые r столбцов из матрицы V_C=V(:,1:r), формируют и посредством модуля формирования и сжатия сохраняют вторую матрицу conj(V_C) во второй блок памяти модуля памяти;

причем размер матрицы перекодировки (LUT) до сжатия составляет М×М комплексных величин, а суммарный размер первой и второй матриц, полученных в результате сжатия, равен US_C:М×r+V_C:М×r величинам, таким образом, степень сжатия равна раз.

Для функционирования способа важно, чтобы выполняли предыскажение входного сигнала, используя таблицы, полученные в результате сжатия, посредством устройства предварительного искажения, которое содержит два параллельных контура, причем первый контур содержит соединенные последовательно первый генератор адреса, первый модуль памяти, содержащий два работающих параллельно блока памяти, и первый векторный умножитель, а второй контур содержит соединенные последовательно линию задержки, второй генератор адреса, второй модуль памяти, содержащий два работающих параллельно блока памяти, и второй векторный умножитель, при этом выходы векторных умножителей соединены с сумматором, который соединен со входом ВЧ-модулятора, при этом предусмотрено выполнение следующих операций:

- подают сигнал (I,Q) цифрового модема на вход первого генератора адреса и линию задержки;

- формируют и передают в первый модуль памяти адресные сигналы Addr_I₁ и Addr_Q₁ посредством первого генератора адреса;

- считывают r значений по адресу Addr_I ₁ из первого блока памяти первого модуля памяти и передают их в первый векторный умножитель;

- считывают r значений по адресу Addr_Q₁ из второго блока памяти первого модуля и передают их в первый векторный умножитель;

- вычисляют первое скалярное произведение считанных данных посредством первого векторного умножителя;

- формируют и передают во второй модуль памяти задержанные адресные сигналы Addr_I₂ и Addr_Q₂ посредством линии задержки;

- считывают r значений по адресу Addr_I ₂ из первого блока памяти второго модуля памяти и передают их во второй векторный умножитель;

- считывают r значений по адресу Addr_Q₁ из второго блока памяти второго модуля памяти и передают их во второй векторный умножитель;

- вычисляют второе скалярное произведение считанных данных посредством второго векторного умножителя;

- вычисляют сумму первого и второго скалярных произведений и передают ее в качестве предварительно искаженного сигнала в базовой полосе частот на вход ВЧ-модулятора посредством сумматора.

Для функционирования способа важно, чтобы вычисляли скалярное произведение считанных данных посредством векторных умножителей, при этом на выходе векторных умножителей получали скалярное произведение Addr_I-й строки первой матрицы US _C и транспонированной и комплексно сопряженной Addr_Q-й строки второй матрицы V_C:

LUT_{Addr_I, Addr_Q}=US_C(Addr_I,:)·(V_C(Addr_Q,:)) ^H,

причем вычисленное скалярное произведение является SVD аппроксимацией значения исходной несжатой таблицы (матрицы) перекодировки LUT(Add_I, Addr_Q).

Технический результат достигнут также путем создания системы линеаризации усилителя мощности, содержащей соединенные между собой ВЧ-демодулятор и измерительный комплекс, который содержит векторный анализатор сигналов и модуль формирования и сжатия, а также соединенные между собой устройство предыскажения, ВЧ-модулятор и усилитель мощности, причем на первом этапе работы системы (этапе подготовки усилителя к производству) ВЧ-модулятор выполнен с возможностью переноса сигнала цифрового модема из базовой полосы частот на радиочастоту, на которой функционирует усилитель мощности, и передачи сигнала в усилитель мощности, выполненный с возможностью усиления сигнала и передачи его в ВЧ-демодулятор, выполненный с возможностью осуществления обратного преобразования выходного сигнала усилителя мощности из радиочастоты в базовую полосу частот и передачи преобразованного сигнала в векторный анализатор сигналов, выполненный с возможностью измерения сигнала цифрового модема и преобразованного сигнала усилителя мощности и передачи их в модуль формирования и сжатия, выполненный с возможностью формирования и сжатия таблиц перекодировки на основе преобразованного сигнала усилителя мощности, а также сохранения таблиц, полученных в результате сжатия, в устройство предварительного искажения, а на втором этапе работы системы устройство предварительного искажения выполнено с возможностью предыскажения входного сигнала с использованием таблиц, полученных в результате сжатия, а ВЧ-модулятор выполнен с возможностью переноса предыскаженного сигнала на радиочастоту и передачи сигнала в усилитель мощности.

Для функционирования системы важно, чтобы модуль формирования и сжатия был выполнен с возможностью формирования и сжатия таблиц перекодировки на основе преобразованного сигнала усилителя мощности, а также сохранения таблиц, полученных в результате сжатия, в устройстве предварительного искажения, которое содержит два модуля памяти, каждый из которых содержит два работающих параллельно блока памяти.

Для функционирования системы важно, чтобы устройство предварительного искажения содержало два параллельных контура, первый из которых содержит соединенные последовательно первый генератор адреса, первый модуль памяти, содержащий два работающих параллельно блока памяти, и первый векторный умножитель, а второй контур содержит соединенные последовательно линию задержки, второй генератор адреса, второй модуль памяти, содержащий два работающих параллельно блока памяти, и второй векторный умножитель, при этом выходы векторных умножителей соединены с сумматором, который соединен со входом ВЧ-модулятора, выполнено с возможностью выполнения предыскажения входного сигнала, используя таблицы, полученные в результате сжатия.

Для функционирования системы важно, чтобы векторные умножители были выполнены с возможностью вычисления скалярного произведения считанных данных посредством векторных умножителей, при этом на выходе векторных умножителей получают скалярное произведение Addr_I-й строки первой матрицы US_C и транспонированной и комплексно сопряженной Addr_Q-й строки второй матрицы V_C:

LUT_{Addr_I, Addr_Q}=US_C(Addr_I,:)·(V_C(Addr_Q,:)) ^H,

причем вычисленное скалярное произведение является SVD аппроксимацией значения исходной несжатой таблицы (матрицы) перекодировки LUT(Add_I, Addr_Q).

Для функционирования системы важно, чтобы измерительный комплекс был выполнен в виде средства автоматизированного проектирования (CAD - computer-aided design tools) для усилителя мощности.

Для функционирования системы важно, чтобы блоки памяти были выполнены в виде ПЗУ (постоянного запоминающего устройства).

Для функционирования системы важно, чтобы модули памяти содержали комплексные величины (по 16 бит на синфазную и квадратурную компоненты), при этом элементы (сумматоры и умножители) векторных умножителей работали с комплексными числами.

Для лучшего понимания заявленного изобретения далее приводится его подробное описание с соответствующими чертежами.

Фиг.1. Схема предварительного искажения сигнала на входе усилителя мощности, известная из уровня техники. Эта схема иллюстрирует основную идею технологии предварительного искажения.

Фиг.2. Схема использования таблицы перекодировки в качестве отображения, известная из уровня техники. Эта схема показывает вариант реализации предыскажения с помощью таблицы перекодировки. В данном случае каждый входной комплексный отсчет преобразуется в искаженную величину с помощью таблицы перекодировки.

Фиг.3. Схема использования таблицы перекодировки в качестве комплексного коэффициента усиления, известная из уровня техники. Данный подход основан на использовании модуля входного сигнала вместо исходного комплексного значения. Модуль используется в качестве индекса для таблицы комплексного усиления.

Фиг.4. Схема выполнения полиномиального предыскажения с учетом эффектов памяти согласно изобретению. Данное устройство предыскажения использует два полинома: первый полином вычисляет величину предварительного искажения для текущего отсчета, второй полином учитывает вклад от задержанного отсчета входного сигнала. Выходом является сумма значений полиномов.

Фиг.5. Схема использования таблицы перекодировки сигнала вместо полиномов согласно изобретению.

Фиг.6 Схема этапа подготовки усилителя к производству согласно изобретению.

Фиг.7. Схема этапа выполнения предыскажения входного сигнала согласно изобретению.

Фиг.8 Схема генератора адреса ПЗУ согласно изобретению.

Фиг.9. Схема конвейерного векторного умножителя согласно изобретению.

Фиг.10. Спектр на выходе усилителя мощности с двумерным полиномиальным устройством предыскажения (Симуляция в среде ADS (Advanced Design System)): 10.1) - без устройства предыскажения; 10.2) - с устройством предыскажения.

На графике показан спектр на выходе усилителя мощности с предварительным искажением и без него. Устройство предварительного искажения использует двухточечную полиномиальную модель. Первый полином используется для текущего входного отсчета, второй полином обрабатывает задержанный входной отсчет. Оба полинома имеют 9-й порядок. Общее число комплексных коэффициентов 58. Величина вектора ошибки между линейно усиленным сигналом и сигналом на выходе модели усилителя: без предварительного искажения составляет - 22.69 dB, с предварительным искажением -33.81 dB.

Фиг.11. Спектр на выходе усилителя мощности (ADS симуляция): 11.1) - без устройства предыскажения; 11.2) - с устройством предыскажения. Каждый полином заменен таблицей перекодировки (LUT - lookup table). Размеры LUT1 и LUT2 равны 1761×1761=3101121 комплексных значений. Величина вектора ошибки на выходе усилителя: без предварительного искажения составляет -22.84 dB, с предварительным искажением -33.80 dB.

Фиг.12. Данная фигура иллюстрирует применение заявленного изобретения: 12.1) - без устройства предыскажения; 12.2) - с устройством предыскажения. Для сжатия таблиц используется метод на основе сингулярного разложения.

Размеры LUT до сжатия:

LUT1=1761×1761=3101121 комплексных величин.

LUT2=1761×1761=3101121 комплексных величин.

После сжатия:

LUT1: 1761*8*2=28176 комплексных величин.

LUT2: 1761*9*2=31698 комплексных величин.

Фиг.13. Устройство предыскажения без сжатия LUT: 13.1) - без устройства предыскажения; 13.2) - с устройством предыскажения. Размер LUT равен 48841 (сравнимый со сжатым размером). Легко заметить, что производительность данного устройства предыскажения существенно уменьшилась по сравнению с методом сжатия на основе сингулярного разложения.

Рассмотрим принцип функционирования заявленных системы и способа (Фиг.4, 5).

Сначала используют полиномиальную модель для того, чтобы построить модель устройства предыскажения. Затем полиномиальную модель преобразовывают в двумерную LUT, которую сжимают с помощью метода на основе сингулярного разложения.

Чтобы учесть эффекты памяти усилителя мощности, используют двухточечную полиномиальную модель. Первый полином определяет реакцию модели на текущий входной отсчет, второй полином используют для вычисления реакции на задержанный отсчет (Фиг.4)

где ₁(х), ₂(х) - комплексные полиномы, х=I+jQ - сигнал на входе устройства предыскажения, у=I'+jQ' - сигнал на выходе устройства предыскажения

Для моделирования усилителя в базовой полосе частот используют полиномы только с нечетными членами.

где х - комплексный сигнал на входе, {c_k} - комплексные коэффициенты полинома. Параметры устройства предыскажения могут быть оценены с помощью линейного метода наименьших квадратов, на основе измеренных входного и выходного сигналов усилителя мощности. Необходимо заметить, что коэффициенты для обоих полиномов оценивают совместно.

Пусть К₀ коэффициент усиления усилителя мощности (PA - power amplifier), x_n - входной сигнал усилителя мощности and y_n - измеренный выходной сигнал усилителя мощности. Тогда параметры для устройства предыскажения могут быть оценены с помощью метода наименьших квадратов:

где А - матрица со всеми полиномиальными членами выходного сигнала РА , нормализованного в соответствии с (2) (3):

с - вектор с неизвестными коэффициентами и х - вектор величин на входе усилителя мощности. Искомый вектор с может быть получен из выражения

где A^H - эрмитово сопряженная матрица А. Данный подход может использоваться для оценки параметров устройств предыскажения других типов, включая устройство предыскажения на основе комплексного коэффициента усиления.

Использование полиномов высокого порядка приводит к значительному усложнению вычислений. Для того чтобы сократить объем вычислений, полином заменен таблицей перекодировки (Фиг.5). Для комплекснозначных полиномов данная таблица представляет собой двумерную матрицу комплексных величин. Эту матрицу предварительно вычисляют для заданного режима работы усилителя мощности (с фиксированными смещением, коэффициентом усиления и т.д.).

Предположим, что имеется таблица перекодировки (LUT - lookup table) для конкретного усилителя. Для достижения высокой производительности размер данной таблицы должен быть достаточно большим. В зависимости от реализации энергопотребление памяти для такой таблицы может достигать сотен милливатт. Поэтому энергия, сохраненная устройством предыскажения, будет потрачена на обслуживание памяти того же устройства предыскажения. Чтобы избежать данной ситуации, размер таблицы перекодировки должен быть уменьшен. В заявленном изобретении предлагается аппроксимировать таблицу перекодировки посредством сингулярного разложения (SVD -singular value decomposition). Сингулярное разложение матрицы А есть факторизация следующего вида:

где U - унитарная матрица размера m на m, S - диагональная матрица m на n с невозрастающими сингулярными числами, V - унитарная матрица n на n. V^* - эрмитово сопряженная матрица V.

SVD разложение позволяет найти наилучшую аппроксимацию матрицы в смысле семейства норм, которые являются унитарно инвариантными нормами, в частности в смысле фробениусовой нормы:

Предположим, что матрица А имеет ранг r _A и A=U·S·V^* - сингулярное разложение матрицы A. Тогда аппроксимация

где A_r - матрица m на n ранга r, U_r - матрица m на r, сформированная из первых r столбцов матрицы U, S_r - диагональная матрица r на r с первыми r сингулярными числами, V_r - матрица n на r с первыми r столбцами матрицы V. Тогда A_r есть наилучшая аппроксимация ранга r r_A матрицы А в смысле нормы Фробениуса:

Выражение (10) означает: не существует другой матрицы ранга, не превышающего r, которая ближе к А по норме Фробениуса. Поэтому матрица A_r является лучшей аппроксимацией А ранга r. Предлагается использовать это свойство сингулярного разложения для уменьшения размера таблицы перекодировки. Эффективность данного приближения зависит от того, насколько мал r для конкретной матрицы А и конкретной ошибки аппроксимации в норме Фробениуса. Высокая эффективность данного метода подтверждается следующими выкладками (см. Goreinov S.A., Tyrtyshnikov E.E., "Maximum-volume concept in approximation by low-rank matrices", Contemporary Mathematics, 2001, V.208, pp.47-51) [4]:

Пусть значения матрицы А есть значения функции f(x,y) на некой сетке х X, у Y, где Х и Y µ-мерные множества, полагают, что функция f асимптотически гладкая, это означает, что существуют константы с 0, d 0 и g такие, что

| ^pf(x,y)| cd^pp!|х-у|^g-p, x X, y Y.

Тогда для всех p g существует матрица В ранга р^µ аппроксимирующая А с поэлементной ошибкой, меньшей чем cq^g-p, с неким q<1, которое зависит от констант гладкости с, d и геометрии множеств Х и Y.

В нашем случае функция f(x,y) является обратным полиномиальным отображением, про которое известно, что оно асимптотически гладкое (см. Goreinov S.A. "Pseudo-skeleton approximations of block matrices generated by asymptotically smooth kernels", Ph. D. Thesis, Moscow, INM HAS, 2001 (in Russian) [5] и Golub, Ch. Van Loan, "Matrix Computations", The Johns Hopkins University Press, Baltimore, 1996 [6]), и поэтому существуют матричные аппроксимации В ранга р, ошибка которых, измеренная поэлементно или по норме Фробениуса, убывает экспоненциально с р. Конечно, А_р будет иметь ту же или лучшую зависимость от р.

Результаты численного моделирования показывают, что применение данного метода позволяет сэкономить объем памяти без значительного ухудшения производительности устройства предыскажения.

В данном подходе предполагается, что каждую таблицу перекодировки устройства предыскажения заменяют сжатой LUT путем выполнения специальной процедуры, состоящей из следующих шагов:

- Измеряют входной и выходной сигналы усилителя мощности.

- Оценивают полиномиальные коэффициенты устройства предыскажения.

- Аппроксимируют комплекснозначные полиномы двумерными таблицами перекодировки: LUT1 и LUT2.

- Вычисляют сингулярное разложение для каждой таблицы перекодировки: LUT=U·S·V^H

- Определяют число сингулярных чисел r, используя выражения для относительной ошибки аппроксимации:

где S_k=diag(S) - вектор сингулярных чисел LUT.

- Удаляют из матриц элементы, соответствующие малым значениям сингулярных чисел:

- Получают первые r сингулярных чисел: S_C=S_k(1:r).

- Получают первые r столбцов из матрицы U_C =U(:,1:r), вычисляют и сохраняют матрицу US_C=U _C·diag(S_C).

- Сохраняют первые r столбцов из матрицы V_C=V(:,1:r).

На выходе данной процедуры получают матрицы US_C и V_C. Размер LUT до сжатия составляет М×М комплексных величин. Размер сжатой LUT равен US_C:M×r, V _C:М×r величинам, таким образом, степень сжатия равна раз.

Матрицы, полученные в результате сжатия исходной таблицы перекодировки, US_C и conj(V _C), сохраняют в памяти устройства предыскажения. Чтобы получить доступ к значениям исходной матрицы перекодировки, необходимо реализовать модуль декомпрессии.

Рассмотрим вариант выполнения заявленной системы линеаризации усилителя мощности и способ ее функционирования (Фиг.6, 7). Система линеаризации усилителя мощности содержит соединенные между собой ВЧ-демодулятор 1 и измерительный комплекс 2, который содержит векторный анализатор 3 сигналов и модуль 4 формирования и сжатия, а также соединенные между собой устройство 5 предыскажения, ВЧ-модулятор 6 и усилитель 7 мощности. Устройство 5 предварительного искажения содержит два параллельных контура. Первый контур содержит соединенные последовательно первый генератор 8 адреса, первый модуль 9 памяти, содержащий работающие параллельно первый и второй блоки 10, 11 памяти, и первый векторный умножитель 12. Второй контур содержит соединенные последовательно линию 13 задержки, второй генератор 14 адреса, второй модуль 15 памяти, содержащий работающие параллельно первый и второй блоки 16, 17 памяти, и второй векторный умножитель 18. Выходы векторных умножителей 12, 18 соединены с сумматором 19, который соединен со входом ВЧ-модулятора 6.

Комплексный сигнал (I,Q) от цифрового модема поступает на вход первого генератора 8 адреса. Сигналы Addr_I₁ и Addr_Q ₁, сформированные первым генератором 8 адреса, поступают на адресный вход первого модуля 9 памяти, содержащего первую сжатую таблицу перекодировки LUT1, выходные данные сжатой LUT1 поступают на вход первого векторного умножителя 12. Второй контур содержит линию 13 задержки, второй генератор 14 адреса, сигналы задержанных адресов Addr_I₂ и Addr_Q₂, второй модуль 15 памяти, содержащий вторую сжатую таблицу перекодировки LUT2 и второй векторный умножитель 18. Выходы обоих векторных умножителей связаны с сумматором 19. Выходом сумматора является предыскаженный сигнал (I', Q') в базовой полосе частот, который далее поступает на вход ВЧ-модулятора 6. Выход ВЧ-модулятора соединен со входом усилителя 7 мощности. Генераторы 8 и 14 адреса (Фиг.8) содержат сумматоры для сдвига входного сигнала к положительным величинам и умножители для масштабирования сигнала. Каждый модуль 9, 15 памяти имеет два блока 10, 11 и 16, 17 ПЗУ (постоянное запоминающее устройство) (Фиг.8, US.1 US.r, V.1 V.r), первые блоки 10, 16 ПЗУ используют для хранения значений матрицы US_C (US.1 используют для первого столбца US _C, US.2 используют для второго столбца, и т.д.), вторые блоки 11, 17 ПЗУ предназначены для матриц conj(V_C). Конвейерные векторные умножители 12, 18 (Фиг.9) содержат блок комплексных умножителей 20 для параллельного умножения строк матриц US_C и столбцов conj(V_C) и конвейерный сумматор 21 для вычисления суммы произведений. В итоге на выходе блока умножителя получается скалярное произведение Addr_I-й строки US_C и транспонированной и комплексно сопряженной Addr_Q-й строки матрицы V_C:

Вычисленная таким образом величина есть SVD-аппроксимация значения исходной матрицы LUT(Add__I, Addr_Q).

Рассмотрим более подробно способ функционирования варианта выполнения заявленной системы (Фиг.6, 7).

На первом этапе подготавливают усилитель к производству, при этом выполняют следующие операции. Подают сигнал цифрового модема в векторный анализатор 3 сигналов и в ВЧ-модулятор 6, посредством которого переносят сигнал цифрового модема из базовой полосы частот на радиочастоту, на которой функционирует усилитель 7 мощности, и передают в усилитель 7 мощности, посредством которого усиливают сигнал и передают в ВЧ-демодулятор 1, посредством которого осуществляют обратное преобразование выходного сигнала усилителя 7 мощности из радиочастоты в базовую полосу частот, и передают преобразованный сигнал в векторный анализатор 3 сигналов, посредством которого измеряют сигнал цифрового модема и преобразованный сигнал усилителя мощности, и передают их в модуль 4 формирования и сжатия. Формируют и сжимают таблицы перекодировки, а также сохраняют таблицы, полученные в результате сжатия, в устройство 5 предварительного искажения посредством модуля 4 формирования и сжатия, при этом выполняют следующие операции. Получают измеренные сигнал цифрового модема и преобразованный сигнал усилителя мощности в базовой полосе. Оценивают комплексные коэффициенты полиномов. Аппроксимируют полиномы двумя двумерными таблицами LUT1 и LUT2 перекодировки.

Вычисляют сингулярное разложение для каждой таблицы перекодировки LUT1 и LUT2, при этом представляют каждую исходную двумерную комплекснозначную таблицу перекодировки в виде произведения трех таблиц (матриц): LUT=U·S·V^H. Определяют необходимое количество сингулярных чисел r, используя выражения для ошибки аппроксимации:

,

где S_k=diag(S) - вектор сингулярных чисел LUT. Удаляют из каждой таблицы (матрицы) перекодировки элементы, соответствующие малым значениям сингулярных чисел, при этом для каждой таблицы (матрицы) перекодировки формируют две матрицы: получают первые r значений сингулярных величин: S_C=S_k(1:r); получают первые r столбцов из матрицы U_C=U(:,1:r), формируют и сохраняют первую матрицу US_C=U_C·diag(S_C) в первый блок 10 памяти модуля 9 памяти; получают первые r столбцов из матрицы V_C=V(:,1:r), формируют и сохраняют вторую матрицу conj(V_C) во второй блок 11 памяти модуля 9 памяти.

На втором этапе выполняют предыскажение входного сигнала, используя таблицы, полученные в результате сжатия, посредством устройства 5 предварительного искажения, при этом выполняют следующие операции. Подают сигнал (I,Q) цифрового модема на вход первого генератора 8 адреса и линию 13 задержки. Формируют и передают в первый модуль 9 памяти адресные сигналы Addr_I₁ и Addr_Q₁ посредством первого генератора 8 адреса. Считывают r значений по адресу Addr_I₁ из первого блока 10 памяти первого модуля 9 памяти и передают в первый векторный умножитель 12. Считывают r значений по адресу Addr_Q₁ из второго 11 блока памяти первого модуля 9 и передают в первый векторный умножитель 12. Вычисляют первое скалярное произведение считанных данных посредством первого векторного умножителя 12. Формируют и передают во второй модуль 15 памяти задержанные адресные сигналы Addr_I₂ и Addr_Q ₂ посредством линии 13 задержки. Считывают r значений по адресу Addr_I₂ из первого блока 16 памяти второго модуля 15 памяти и передают во второй векторный умножитель 18. Считывают r значений по адресу Addr_Q₁ из второго блока 17 памяти второго модуля 15 памяти и передают во второй векторный умножитель 18. Вычисляют второе скалярное произведение считанных данных посредством второго векторного умножителя 18. Вычисляют сумму первого и второго скалярных произведений и передают ее в качестве предварительно искаженного сигнала в базовой полосе частот на вход ВЧ-модулятора 6 посредством сумматора 19. В конце выполнения способа осуществляют перенос на радиочастоту предыскаженного сигнала посредством ВЧ-модулятора 6 и подают его на вход усилителя 7 мощности.

Следует учитывать, что указанный выше вариант выполнения изобретения был изложен с целью иллюстрации настоящего изобретения, специалистам ясно, что возможны разные модификации, добавления и замены, не выходящие из объема и смысла настоящего изобретения, раскрытого в прилагаемой формуле изобретения.