логический преобразователь
Классы МПК: | G06F7/57 арифметико-логические устройства (ALU), те оборудование или устройства для выполнения двух или более операций, относящихся к группам 7/483 |
Автор(ы): | Андреев Дмитрий Васильевич (RU), Кузнецов Игорь Алексеевич (RU), Носов Сергей Борисович (RU) |
Патентообладатель(и): | Закрытое акционерное общество "ИВЛА-ОПТ" (RU) |
Приоритеты: |
подача заявки:
2011-01-31 публикация патента:
20.02.2012 |
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия, достигаемые в результате сокращения количества мажоритарных элементов и уменьшения максимального времени задержки распространения сигнала. Устройство содержит четыре информационных и три настроечных входов, мажоритарные элементы (11, , 17) и выполнено с возможностью реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов. 1 ил.
![логический преобразователь, патент № 2443009](/images/patents/15/2443009/2443009-3.jpg)
Формула изобретения
Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий семь мажоритарных элементов, среди которых первый мажоритарный элемент подсоединен вторым и третьим входами соответственно к первому и второму информационным входам логического преобразователя, подключенного вторым и первым настроечными входами соответственно к первому входу четвертого и объединенным первым входам первого, третьего мажоритарных элементов, отличающийся тем, что объединенные вторые входы второго, пятого, объединенные первые входы пятого, шестого и объединенные первые входы второго, седьмого мажоритарных элементов соединены соответственно с третьим информационным, первым и вторым настроечными входами логического преобразователя, первый, второй, четвертый информационные и третий настроечный входы которого подключены соответственно к второму, третьему входам четвертого, третьему входу второго и третьему входу пятого мажоритарных элементов, второй и третий входы i-го (i {3,6}) мажоритарного элемента соединены соответственно с выходом (i-2)-го и выходом (i-1)-го мажоритарных элементов, а второй, третий входы и выход седьмого мажоритарного элемента подключены соответственно к выходу третьего, выходу шестого мажоритарных элементов и выходу логического преобразователя.
Описание изобретения к патенту
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические преобразователи (см., например, патент РФ 2294007, кл. G06F 7/57, 2007 г.), которые реализуют любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно аппаратурным составом из девятнадцати мажоритарных элементов и максимальным временем задержки распространения сигнала, определяемым выражением t=6
tM, где
tM есть время задержки мажоритарного элемента.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2393527, кл. G06F 7/57, 2010 г.), который содержит мажоритарные элементы и реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что прототип содержит восемь мажоритарных элементов и максимальное время задержки распространения сигнала в нем определяется выражением t=4
tM, где
tM есть время задержки мажоритарного элемента.
Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, среди которых первый мажоритарный элемент подсоединен вторым и третьим входами соответственно к первому и второму информационным входам логического преобразователя, подключенного вторым и первым настроечными входами соответственно к первому входу четвертого, и объединенным первым входам первого, третьего мажоритарных элементов, особенность заключается в том, что объединенные вторые входы второго, пятого, объединенные первые входы пятого, шестого и объединенные первые входы второго, седьмого мажоритарных элементов соединены соответственно с третьим информационным, первым и вторым настроечными входами логического преобразователя, первый, второй, четвертый информационные и третий настроечный входы которого подключены соответственно к второму, третьему входам четвертого, третьему входу второго и третьему входу пятого мажоритарных элементов, второй и третий входы i-го (i {3,6}) мажоритарного элемента соединены соответственно с выходом (i-2)-го и выходом (i-1)-го мажоритарных элементов, а второй, третий входы и выход седьмого мажоритарного элемента подключены соответственно к выходу третьего, выходу шестого мажоритарных элементов и выходу логического преобразователя.
На чертеже представлена схема предлагаемого логического преобразователя.
Логический преобразователь содержит мажоритарные элементы 11, , 17, причем объединенные вторые входы элементов 11, 14, объединенные третьи входы элементов 11, 14 и объединенные вторые входы элементов 12, 15 соединены соответственно с первым, вторым и третьим информационными входами логического преобразователя, четвертый информационный вход которого образован третьим входом элемента 12, второй и третий входы элемента 1 i (i
{3,6}) соединены соответственно с выходами элементов 1 i-2 и 1i-1, а второй, третий входы и выход элемента 17 подключены соответственно к выходам элементов 1 3, 16 и выходу логического преобразователя, третий, первый и второй настроечные входы которого образованы соответственно третьим входом элемента 15, объединенными первыми входами элементов 11, 13, 1 5, 16 и объединенными первыми входами элементов 12, 14, 17.
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, , четвертый информационные и первый,
, третий настроечные входы подаются соответственно двоичные сигналы х1,
, x4
{0,1} и f1,
, f3
{0,1}. На выходе мажоритарного элемента
имеем ak1#ak2#a k3=ak1ak2
ak1ak3
ak2ak3, где a k1, ak2, ak3 и #,
, · есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе предлагаемого логического преобразователя определяется выражением
Z=f2y1 f2y2
y1y2,
где
y1=f1(f1x1 f1x2
x1x2)
f1(f2x3
f2x4
x3x4)
(f1x1
f1x2
x1x2)(f2x3
f2x4
x3x4);
y2 =f1(f2x1 f2x2
x1x2)
f1(f1x3
f1f3
x3f3)
(f2x1
f2x2
x1x2)(f1x3
f1f3
x3f3).
Таким образом, на выходе предлагаемого логического преобразователя получим
где 1,
,
5 есть простые симметричные булевы функции пяти аргументов x1,
, x5 (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974). При этом указанный преобразователь содержит семь мажоритарных элементов, а максимальное время задержки распространения сигнала в нем определяется выражением
t=3
tM, где
tM есть время задержки мажоритарного элемента.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами и более высоким быстродействием.
Класс G06F7/57 арифметико-логические устройства (ALU), те оборудование или устройства для выполнения двух или более операций, относящихся к группам 7/483