нониусный преобразователь время-код

Формула изобретения

Нониусный преобразователь время-код, содержащий основную n-отводную линию задержки и дополнительную n-отводную линию задержки, отличающийся тем, что, с целью повышения быстродействия преобразования, основная n-отводная линия задержки выполнена в виде n последовательно соединенных звеньев, каждое из которых состоит из линии задержки, вход которой подключен к входу звена, а выход через образцовую линию задержки соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу линии задержки, а выход - к выходу звена и к входу последующего звена, причем шина «Старт» преобразователя соединена с входом первого звена, а выход каждого из n-звеньев с соответствующим ему D-входом регистра памяти, С-входы которого подключены к соответствующим выходам дополнительной n-отводной линии задержки, вход которой соединен с шиной «Стоп» преобразователя.

Описание изобретения к патенту

Изобретение относится к приборостроению и измерительной технике и может быть использовано для преобразования однократных временных интервалов наносекундной длительности в цифровой код.

Известен преобразователь, содержащий n-отводную линию задержки и регистр памяти на D-триггерах [1].

Недостатком преобразователя является повышенные требования к калибровке n-отводной линии задержки.

Известен нониусный преобразователь (прототип), содержащий две (основную и дополнительную) n-отводные линии задержки и регистр памяти [2].

Недостаток преобразователя - прототипа состоит в низком быстродействии преобразования.

Целью предлагаемого изобретения является повышение быстродействия преобразования.

Поставленная цель достигается тем, что основная n-отводная линия задержки выполняется в виде n последовательно соединенных звеньев, в каждом из которых происходит расширение старт - импульса преобразуемого временного интервала (ВИ) длительностью t_x на значение дискретности преобразования .

На фигуре приводится функциональная схема предлагаемого нониусного преобразователя время-код.

Нониусный преобразователь время-код содержит основную n-отводную линию задержки 1, выполненную в виде n последовательно соединенных звеньев, каждое из которых содержит линию задержки 2, вход которой подключен к входу 3 звена, а выход через образцовую линию задержки 4 соединен с первым входом элемента ИЛИ 5, второй вход который подключен к выходу линии задержки 2, а выход - к выходу 6 звена и к входу последующего звена, причем шина «старт» преобразователя соединена с входом 3 первого звена, а выход 6 каждого из n-звеньев - с соответствующим ему D-входом регистра памяти 7, С-входы которого подключены к соответствующим выходам дополнительной n-отводной линии задержки 8, вход которой соединен с шиной «стоп» преобразователя.

Преобразователь работает следующим образом. Преобразуемый ВИ длительностью t_x задается старт - и - стоп - импульсами, длительность которых соответственно t_н и t_к. Старт - импульс подается на основную n-отводную линию задержки 1, имеющий время задержки между отводами равное Т_н. На отводах (выходах 6 каждого из n-звеньев) основной n-отводной линии задержки 1 через равные промежутки времени Т_н вырабатывается импульсы длительностью t _нi=t_н+i , где i=1, 2, 3, , n - номер отвода основной n-отводной линии задержки 1, а - время задержки образцовой линии задержки 4 определяется заданной дискретностью преобразования.

Дополнительная n-отводная линия задержки 8, имеющая время задержки между отводами, равное Т_к, при наличии на своем входе стоп - импульса, вырабатывает на отводах через время Т_к импульсы длительностью t_кi=t_к, где i=1, 2, 3 , n - номер отвода дополнительной n-отводной линии задержки 8. Для обеспечения работоспособности предлагаемого преобразователя необходимо выполнение условий:

Т_н-Т _к= (1)

и время задержки образцовой линии задержки

4 =Т_н-Т_к (2).

Одновременно с целью обеспечения заданного временного диапазона преобразования необходимо, чтобы Т_н>t_xmax, где t _xmax - наибольшее значение длительности преобразуемого ВИ.

Момент совпадения импульсов t_нi , снимаемых с основной n-отводной линии задержки 1, с соответствующими им импульсами t_кi дополнительной n-отводной линии задержки 8, фиксируется регистром памяти 7, что приводит к запоминанию в нем унитарного кода (параллельного единичного кода) W, определяемого порядковый номером сработавшего D-триггера регистра памяти 7. В отличие от преобразователя - прототипа в предлагаемом преобразователе при выполнении условий (1) и (2) функция преобразования имеет вид

t_x=W2

Поэтому полученный в регистре памяти 7 цифровой результой преобразования W, в виде унитарного кода, необходимо умножить на два. Для этого предполагается унитарный код W, зафиксированный в регистре памяти, преобразовать с помощью дешифратора в позиционный двоичный код (ПДК), а затем путем добавления младшего разряда со значением разряда «логический 0» в ПДК, осуществить операцию умножения на два.

На фигуре описанная операция условно не показана.

Время преобразования предлагаемого преобразователя описывается выражением

в то время как в случае преобразователя - прототипа

Из сравнения выражений (3) и (4) следует, что предлагаемый преобразователь имеет в (2W+1)/(W+1) 2 раз большее быстродействие преобразования.

Таким образом, цель предлагаемого изобретения достигнута.

Литература

1. Мелешко Е.А. Наносекундная электроника в экспериментальной физике. М.: Энергоатомиздат, 1987, стр.140, рис.5.96.

2. Авторское свидетельство № 402853, кл. G04F 11/08. Цифровой измеритель интервалов времени А.А.Богородицкий; С.И.Гаранкина, А.Г.Рыжевский, В.М.Шляндин, заявл. 26.07.1971; опубл. 19.10.1973, Бюл. № 42.