способ кодовой цикловой синхронизации

Формула изобретения

1. Способ кодовой цикловой синхронизации, заключающийся в том, что принятую входную последовательность, состоящую из нескольких следующих друг за другом слов, каждое из которых представляет собой поразрядную сумму по модулю два помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности, сначала умножают на проверочный полином помехоустойчивого циклического кода и в результате умножения получают сумму синдрома помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности, затем полученную сумму умножают на проверочный полином нумерующей последовательности и получают сумму синдрома помехоустойчивого циклического кода и синхронизирующей последовательности, по сумме синдрома помехоустойчивого циклического кода и синхронизирующей последовательности определяют вектор ошибки помехоустойчивого циклического кода, в том числе и за пределами его исправляющей способности, после этого для данного вектора ошибки по сумме синдрома помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности определяют номера нумерующей последовательности, по которым в случае превышения числом номеров нумерующей последовательности порогового значения определяют окончание блока сообщения и принимают решение о кодовой цикловой синхронизации блока сообщения, отличающийся тем, что принятую входную последовательность записывают параллельно в несколько запоминающих устройств, первый по порядку следования сигнал об окончании блока сообщения проверяют на соответствие правильному сигналу об окончании блока сообщения с помощью процедуры декодирования блока сообщения, записанного в первое запоминающее устройство, второй по порядку следования сигнал об окончании блока сообщения проверяют на соответствие правильному сигналу об окончании блока сообщения с помощью процедуры декодирования блока сообщения, записанного во втором запоминающем устройстве и так далее, при наборе порогового значения количества слов, необходимого для декодирования помехоустойчивого циклического кода в одном из запоминающих устройств, принимают решение о кодовой цикловой синхронизации блока сообщения.

2. Способ по п.1, отличающийся тем, что блок сообщения состоит из слов помехоустойчивого каскадного кода, внутренним кодом которого является блоковый двоичный помехоустойчивый код, а внешним кодом является код Рида-Соломона и процедура декодирования блока сообщения заключается в декодировании внутреннего кода каскадного кода.

3. Способ по п.1, отличающийся тем, что процедура декодирования блока сообщения заключается в декодировании внешнего кода каскадного кода.

Описание изобретения к патенту

Изобретение относится к системам передачи дискретной информации и может быть использовано для цикловой синхронизации в системах помехоустойчивой защиты информации, в которых применяются корректирующие, в частности, каскадные коды.

В устройствах кодовой цикловой синхронизации синхронизирующие признаки передаются словами помехоустойчивого кода. Для синхронизации используются проверочные символы кода и передачи дополнительных синхронизирующих символов не требуется. После приема информации признаки синхронизации снимаются с помехоустойчивого кода, и корректирующая способность кода не уменьшается.

Наиболее эффективно использование кодовой цикловой синхронизации в каскадных кодах. В этом случае синхронизация обеспечивается за счет многократного повторения признаков синхронизации в различных словах внутреннего кода каскадного кода.

При разработке способов кодовой цикловой синхронизации актуальной задачей является повышение достоверности принимаемой информации в каналах связи с высоким уровнем помех. Предлагаемый способ кодовой цикловой синхронизации обеспечивает повышение достоверности принимаемой информации в каналах связи с высоким уровнем помех.

Известен способ кодовой цикловой синхронизации, заключающийся в том, что принятую входную последовательность, состоящую из нескольких следующих друг за другом слов, каждое из которых представляет собой поразрядную сумму по модулю два помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности, сначала умножают на проверочный полином помехоустойчивого циклического кода. В результате умножения получают сумму синдрома помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности. Затем полученную сумму умножают на проверочный полином нумерующей последовательности и получают сумму синдрома помехоустойчивого циклического кода и синхронизирующей последовательности. Из этой суммы вычитают синхронизирующую последовательность и получают синдром помехоустойчивого циклического кода. Далее, если синдром помехоустойчивого циклического кода соответствует допустимой комбинации ошибок, выделяют нумерующую последовательность принятого помехоустойчивого циклического кода и сравнивают ее с нумерующими последовательностями ранее принятых помехоустойчивых циклических кодов. В случае превышения порогового значения числом совпадений нумерующих последовательностей принимают решение о кодовой цикловой синхронизации входной последовательности [Патент РФ № 2210870 МПК 7 H04L 7/08. Зимихин Д.А., Квашенников В.В., Слепухин Ф.В. Способ адаптивной кодовой цикловой синхронизации, приор. 09.08.2001, опубл. 20.08.2003].

Этот способ кодовой цикловой синхронизации не рассчитан на функционирование в каналах с высоким уровнем помех, так как при синхронизации этим способом допустимое число ошибок в словах ограничено исправляющей способностью кода.

Наиболее близким к предлагаемому способу является способ кодовой цикловой синхронизации (прототип), заключающийся в том, что принятую входную последовательность, состоящую из нескольких следующих друг за другом слов, каждое из которых представляет собой поразрядную сумму по модулю два помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности, сначала умножают на проверочный полином помехоустойчивого циклического кода. В результате умножения получают сумму синдрома помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности. Затем полученную сумму умножают на проверочный полином нумерующей последовательности и получают сумму синдрома помехоустойчивого циклического кода и синхронизирующей последовательности. Далее по сумме синдрома помехоустойчивого циклического кода и синхронизирующей последовательности определяют возможный вектор ошибки помехоустойчивого циклического кода, причем и за пределами его исправляющей способности. После этого для возможного вектора ошибки по сумме синдрома помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности определяют номера нумерующей последовательности. Если такие номера соответствуют заданной пороговой длине цепочки из номеров нумерующей последовательности, то можно определить окончание блока сообщения. Для определения границы блока сообщения обычно применяются счетчики блока счетчиков. Блок счетчиков состоит из набора последовательно соединенных счетчиков двух типов. Коэффициент счета первого счетчика соответствует длине слова кода БЧХ, а второй счетчик считает количество этих слов до конца блока сообщения. Коэффициент счета этих двух счетчиков соответствует длине блока сообщения. На тактовый вход блока счетчиков подается частота, соответствующая скорости приема информации из канала. На выходах блока счетчиков, когда его счетчики досчитывают до конца, формируются сигналы об окончании блока сообщений, которые поступают на вход порогового блока. Для заданной пороговой длины цепочки из номеров нумерующей последовательности на выходе порогового блока формируется сигнал об окончании блока сообщения [И.А.Ромачева, С.А.Трушин. Цикловая синхронизация для передачи сообщений в каналах низкого качества. Научно-технический журнал. Системы и средства связи, телевидения и радиовещания. Выпуск 1, 2, 2008 г., стр.154-160].

Недостатком этого способа кодовой цикловой синхронизации является недостаточная достоверность принимаемой информации в каналах связи с высоким уровнем помех из-за отсутствия возможности одновременного уменьшения как вероятности несинхронизации блоков сообщений, так и вероятности ложной синхронизации блоков сообщений.

Цель изобретения - повышение достоверности принимаемой информации для способа кодовой цикловой синхронизации и, как следствие, обеспечение возможности его работы в каналах с высоким уровнем помех.

Для достижения цели предложен способ кодовой цикловой синхронизации, заключающийся в том, что принятую входную последовательность, состоящую из нескольких следующих друг за другом слов, каждое из которых представляет собой поразрядную сумму по модулю два помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности, сначала умножают на проверочный полином помехоустойчивого циклического кода. В результате умножения получают сумму синдрома помехоустойчивого циклического кода, синхронизирующей последовательности и нумерующей последовательности. Затем полученную сумму синдрома умножают на проверочный полином нумерующей последовательности и получают сумму синдрома помехоустойчивого циклического кода и синхронизирующей последовательности. По этому синдрому определяют возможный вектор ошибки помехоустойчивого циклического кода, причем и за пределами его исправляющей способности. Далее для возможного вектора ошибки и известного синдрома синхронизирующей последовательности определяют номер нумерующей последовательности и для определения границы блока сообщения запускают соответствующий счетчик блока счетчиков. Блок счетчиков состоит из набора последовательно соединенных счетчиков двух типов. Коэффициент счета первого счетчика соответствует длине слова кода, а второй счетчик считает количество этих слов до конца блока сообщения. Коэффициент счета этих двух счетчиков соответствует длине блока сообщения. На тактовый вход блока счетчиков подается частота, соответствующая скорости приема информации из канала. В блоке счетчиков по концу счета каждого счетчика на его выходах формируются сигналы об окончании блока сообщений, которые поступают на вход порогового блока. На выходе порогового блока формируется сигнал об окончании блока сообщения. Характеристики мажоритарного элемента схемы порогового блока выбираются таким образом, чтобы обеспечить высокую вероятность правильной цикловой синхронизации для конкретного канала.

Новым является то, что каждый сигнал об окончании блока сообщения дополнительно проверяется процедурами декодирования на соответствие истинному сигналу об окончании блока сообщения. При этом для выявленных ложных сигналов об окончании блока сообщения дальнейшая процедура обработки информации не проводится, а вся процедура обработки информации проводится только для истинного сигнала об окончании блока сообщения.

Функционирование предлагаемого способа кодовой цикловой синхронизации рассмотрим на примере цикловой синхронизации помехоустойчивого каскадного кода.

На передающей стороне в качестве выходной информации формируется последовательность c₁ c_2i c_3n, представляющая собой поразрядную сумму по модулю два трех последовательностей: последовательности внутренних двоичных кодов каскадного кода c₁, нумерующей двоичной последовательности c_2i=c₂₁c₂₂ c₂₃ c_2n и синхронизирующей последовательности c _3n=с₃с₃с₃ с₃, нарушающей циклические свойства исходного кода и состоящей из повторяющихся циклических последовательностей, где n - число слов кода Боуза-Чоудхури-Хоквингема (БЧХ).

Для получения последовательности c₁ на передающей стороне исходная информация объемом k m-ичных (m>1) символов кодируется m-ичным помехоустойчивым кодом, например m-ичным помехоустойчивым кодом Рида-Соломона (PC). Код PC является внешним кодом или кодом первой ступени помехоустойчивого каскадного кода.

В результате такого кодирования исходной информации получают блок из слов кода PC (n, k), информационная длина которого k и равна слову PC, а блоковая - n символов.

Далее блок информации, состоящий из слов кода PC, кодируется двоичным кодом, например двоичным кодом БЧХ с проверочным многочленом h₁(x). Код БЧХ является внутренним кодом или кодом второй ступени помехоустойчивого каскадного кода. Слово кода БЧХ имеет следующие параметры: n₁ - блоковая длина кода, k₁ - информационная длина кода. В результате кодирования блока из слов кода PC кодом БЧХ получают блок из n двоичных слов кода БЧХ (n₁, k₁), представляющих собой последовательность c₁.

Далее слова кода БЧХ суммируются по модулю два с нумерующей последовательностью c_2i. В качестве нумерующей последовательности выбирают двоичный код с блоковой длиной n₁ и информационной длиной k₂, например, код Рида-Маллера (РМ) первого порядка (последовательность максимального периода) с проверочным многочленом h₂(x). Информационная длина k₂ кода РМ соответствует двоичной записи номеров слов БЧХ. Между номерами слов кода БЧХ в каскадном коде и информационной частью нумерующей последовательности устанавливается взаимно однозначное соответствие. Первое слово кода БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи первого номера слова кода БЧХ кодом РМ, второе слово кода БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи второго номера слова кода БЧХ кодом РМ и так далее. Такая операция суммирования выполняется со всеми словами кода БЧХ.

Если проверочные многочлены h₁(x) и h₂(x) суммируемых кодов БЧХ и РМ взаимно просты и являются делителями двучлена xⁿ¹+1, в результате суммирования будет получено n слов циклического кода БЧХ с длиной n₁, и информационной длиной k ₁+k₂. Этот код будет корректировать ошибки, число которых

е r/log₂(n₁+1),

где r=n₁-k₁-k₂ - число проверочных символов кода.

Третья последовательность с ₃, с которой суммируются слова кода БЧХ, будет постоянной последовательностью длиной n₁ бит для всех слов. Такой последовательностью может быть любая последовательность, не являющаяся кодовым словом кода БЧХ, например, последовательность 10000 000.

В реальных каналах возможны помехи, которые можно рассматривать как последовательность c₄ , наличие единиц в которой соответствует расположению ошибок в словах. Для безошибочных слов последовательность c₄ содержит только нули.

Информация в виде последовательности c₁ c_2i c_3n c₄, сформированной из четырех последовательностей, поступает на информационный вход приемника. Эта последовательность записывается в накопитель информации и одновременно поступает на вход узла обнаружения ошибок, состоящего из двух последовательно соединенных первого фильтра и второго фильтра Хаффмена и регистра синдрома.

В накопителе информации последовательность записывается в одно из двух ОЗУ, пока пороговым блоком не будет определен конец блока слов БЧХ, после чего схема управления накопителя начнет запись в другое ОЗУ последующей информации, а из предыдущего ОЗУ начнет считывание информации для дальнейших операций ее обработки и декодирования. Использование накопителя информации, содержащего два ОЗУ, позволяет применить конвейерный способ обработки информации, обеспечив одновременную запись и считывание информации из накопителя информации, что повышает быстродействие устройства.

В фильтрах Хаффмена выполняется умножение последовательности на проверочные многочлены кодов БЧХ и РМ h₁(x) и h ₂(x). Таким образом, в первом фильтре Хаффмена вычисляется синдром слова кода БЧХ последовательности с₁, а во втором фильтре - синдром кода РМ последовательности c_2i .

Для безошибочного слова синдром кода равен нулю и в регистре синдрома записывается комбинация d₀, соответствующая преобразованной в фильтрах Хаффмена последовательности с₃.

Для слов с ошибками, исправление которых возможно в пределах корректирующей способности кода, в регистр синдрома записывается комбинация из некоторого множества {d_i}, соответствующая преобразованным в фильтрах Хаффмена последовательностям с₃ и c₄ и однозначно определяющая комбинацию ошибок.

Предлагаемый способ осуществляет синхронизацию не только по словам кода БЧХ, принятым с ошибками, которые можно исправить в пределах корректирующей способности суммарной последовательности c₁ c_2i c_3n, то есть количество ошибок в каждом слове кода БЧХ должно быть не более е (n₁-k₁-k₂)/log₂ (n₁+1), которым однозначно соответствует определенный синдром кода, но и по словам кода, количество ошибок в которых равно е (n₁-k₁)/log₂(n₁ +1) и превосходит корректирующую способность кода, соответствующего суммарной последовательности c₁ c_2i c_3n.

В случае превышения корректирующей способности кода одному синдрому может соответствовать несколько различных комбинаций ошибок. Обозначим множество таких синдромов {r_i}.

Блок дешифраторов обнаруживает в регистре синдрома комбинации d_o или комбинации из множеств {d_i} или {r_i} и выдает на вход блока сумматоров по модулю два соответствующие комбинации для исправления ошибок. С другого выхода блока дешифраторов поступают сигналы на вход дешифратора подтвержденных слов при обнаружении слов с ошибками из множества {d_i}.

В этот момент в регистре второго фильтра Хаффмена находится двоичная комбинация номеров, однозначно соответствующая последовательности c_2i, поскольку последовательность c₁ становится нулевой после умножения на полином h₁(x) в первом фильтре Хаффмена, а последовательность с₃ является постоянной.

Эта двоичная комбинация номеров с выхода регистра поступает на другой вход блока сумматоров по модулю два. В блоке сумматоров по модулю два осуществляется коррекция разрядов рассматриваемой комбинации номеров так, чтобы на его выходе была двоичная комбинация, соответствующая номеру слова кода БЧХ. Для этого блок дешифраторов распознает комбинации синдрома в регистре синдрома, определяет комбинацию ошибок и выдает соответствующие корректирующие сигналы на вход блока сумматоров по модулю два.

Комбинации синдрома, которые распознаются блоком дешифраторов, получают путем вычисления синдрома для каждой из возможных комбинаций ошибок. Пример построения блока дешифраторов представлен в источнике Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи: Пер. с англ. - М.: Радио и связь, 1987, стр.96-101.

Откорректированные номера слова кода БЧХ с выхода блока сумматоров по модулю два поступают на вход блока регистров и одновременно на вход схемы сравнения номеров и на вход коммутатора номеров.

Блок регистров выполнен в виде параллельных регистров сдвига, в каждый из которых записывается номер слова кода БЧХ с выхода блока сумматоров по модулю два. Число параллельных регистров равно числу вариантов корректирующих комбинаций для каждого номера слова кода БЧХ, синдром которого соответствует множеству {r _i}. Для слов кода БЧХ, синдромы которых соответствуют комбинации d₀ или множеству {d₁}, в каждый из параллельных регистров записывается одинаковое значение номеров.

Длина каждого из регистров сдвига блока регистров равна длине слова кода БЧХ. На тактовый вход блока регистров постоянно подается тактовая частота, совпадающая со скоростью поступления информации на вход устройства. Таким образом, записанные в блок регистров номера появляются на его выходе в момент, когда новые номера следующего слова кода БЧХ появляются на входе блока регистров. Одновременно номера слов кода БЧХ с выхода блока регистров поступают на вход полного сумматора номеров, в котором ко всем номерам слов кода БЧХ добавляется единица. Так как номера следующих друг за другом слов кода БЧХ отличаются на единицу, то номера слов кода БЧХ на выходе полного сумматора номеров и номера слов кода БЧХ с выхода блока сумматоров по модулю два должны совпадать. В схеме сравнения номеров каждый из вариантов откорректированных номеров, поступающий с выхода блока сумматоров по модулю два, сравнивается со всеми номерами, присутствующими на выходе полного сумматора номеров. Выход схемы сравнения номеров, на который поступают все варианты сравнений входных и выходных номеров блока регистров, соединен с входом схемы отбора. Другой вход схемы сравнения соединен с выходом полного сумматора, с которого поступают увеличенные на единицу подсчитанные значения длины каждой из последовательностей номеров. Схема отбора определяет местоположение значений счета в самых длинных последовательностях и формирует на своем выходе сигналы разрешения. Выход схемы отбора соединен с управляющим входом коммутатора счета. На другой информационный вход коммутатора счета с выхода полного сумматора поступают значения счета, которые затем поступают на выход коммутатора счета и далее на вход схемы регистров счета по сигналам разрешения с выхода схемы отбора. Число сдвиговых регистров в схеме регистров счета равно числу сдвиговых регистров в блоке регистров.

Длина каждого из регистров сдвига схемы регистров счета, так же как и длина каждого из регистров блока номеров, равна длине слова кода БЧХ, а число разрядов слова регистров схемы регистров счета соответствует записи максимального числа подсчитанных номеров в последовательности следующих друг за другом слов кода БЧХ.

Для записи номеров, например, до восьми, в схеме регистра достаточно трех разрядов в слове регистра (2³ =8).

Каждому регистру блока регистров, содержащему очередной номер определенной последовательности номеров, соответствует свой регистр сдвига в схеме счета последовательности номеров с записанными в него числами подсчета длины этой же последовательности.

На входы регистров сдвига схемы счета последовательности номеров записываются исходные значения для соответствующих номеров, в которых нет сравнения или которые достигли заданной максимальной длины последовательности. Также исходные значения по начальной установке записываются в регистр сдвига схемы счета последовательности номеров.

Схема подсчета последовательности номеров считает количество совпадений номеров в схеме сравнения номеров для следующих друг за другом слов кода БЧХ. При равенстве числа совпадений заданному пороговому значению на выходе схемы определения последовательности заданной длины схемы подсчета последовательности номеров формируется сигнал переноса, который свидетельствует о высокой достоверности принятой комбинации номеров. Вариант структурной схемы, определяющей заданную последовательность номеров для фиксации истинных номеров, приведен в статье «Устройство помехоустойчивого кодирования цифровой информации для работы в каналах с вероятностью ошибки до 10^-1», Труды Российской научно-технической конференции «Новые информационные технологии в системах связи и управления», 15-16 мая 2007 г., г.Калуга, стр.289-296.

По сигналу переноса с выхода схемы счета последовательности номеров коммутатор номеров подключает соответствующие комбинации вариантов номера слова кода БЧХ с выхода блока сумматоров по модулю два к входу блока счетчиков. Коммутатор номеров может подключать одно или несколько значений номеров, соответствующих коротким последовательностям.

Коммутатор номеров по сигналу с выхода дешифратора подтвержденных слов также подключает соответствующие однозначные комбинации номеров слов кода БЧХ с выхода блока сумматоров по модулю два к входу блока счетчиков. Предполагается, что дешифратор подтвержденных слов разрешает запись номеров только для истинных слов кода БЧХ, однозначные номера которых подтвердились номерами предыдущих слов кода БЧХ, имеющих синдромы для ошибок не более исправляющей способности суммарной последовательности с₁ c_2i c_3n.

Сигналы с выходов схемы счета последовательности номеров и дешифратора подтвержденных слов поступают на входы распределителя. Для максимального числа комбинаций многовариантного номера схема распределителя должна содержать соответствующее количество подраспределителей.

Схема каждого подраспределителя может быть построена, например, на основе D-триггера. В исходном состоянии все Q-выходы последовательно соединенных D-триггеров подраспределителя находятся в состоянии логического «0». При поступлении тактового сигнала подраспределителя на Q-выходе первого D-триггера формируется уровень логической «1», который через двухвходовую схему ИЛИ поступает на D-вход второго D-триггера и вход двухвходовой схемы И, второй вход которой соединен с выходом следующей схемы ИЛИ, один вход которой соединен с Q-выходом второго D-триггера. На вторые входы каждой схемы ИЛИ могут поступать сигналы логической «1», запрещающие запись новых значений номеров в соответствующие синхронизированные счетчики блока счетчиков и их перезапуск. Выход схемы И соединен с D-входом следующего D-триггера и входом следующей двухвходовой схемы И. После двухвходовых схем ИЛИ первого и последнего D-триггеров схемы подраспределителя двухвходовые схемы И отсутствуют.

С каждым тактовым сигналом подраспределителя происходит продвижение уровня логической «1» к Q-выходу последнего D-триггера. Когда все Q-выходы D-триггеров установятся в состояние логической «1», происходит общий сброс всех Q-выходов D-триггеров в состояние логического «0».

Второй вход каждой двухвходовой схемы ИЛИ предназначен для подачи на него уровня логической «1» для запрета формирования на выходе схемы ИЛИ перепада сигнала из логического «0» в логическую «1», разрешающего запись номеров в соответствующие счетчики в блоке счетчиков и запуск этих счетчиков.

Выход распределителя соединен с входом блока счетчиков, другой вход которого соединен с выходом коммутатора номеров. Блок счетчиков работает следующим образом. По сигналу с выхода распределителя происходит запись с выхода коммутатора номеров во второй счетчик номера этого слова кода БЧХ и одновременный запуск первого счетчика. Когда первый счетчик досчитывает до конца, что соответствует длине слова кода БЧХ, формируется тактовый сигнал для второго счетчика, и его значение увеличивается на единицу. Момент, когда второй счетчик досчитывает до конца, должен соответствовать нахождению конца блока слов кода БЧХ. Однако существует вероятность приема ложных слов кода БЧХ, то есть трансформаций, особенно в каналах с высоким уровнем помех. При запуске счетчиков трансформациями конец счета не будет соответствовать истинному концу блока слов кода БЧХ. Поэтому количество счетчиков в блоке счетчиков должно рассчитываться с учетом возможного приема трансформаций.

Максимальное число счетчиков может быть равно количеству слов в блоке слов кода БЧХ или даже больше с учетом возможных трансформаций на границах двух слов кода БЧХ и неоднозначного определения комбинаций номеров для слов кода БЧХ в каналах с высоким уровнем помех.

Для уменьшения числа счетчиков при сохранении достоверности приема в блоке счетчиков предусмотрено попарное сравнение всех номеров счетчиков в каждом подраспределителе, а также их сравнение с номерами счетчиков всех остальных подраспределителей. Во время синхронизации производится последовательная запись номеров в счетчики до конца длины подраспределителей. Для последующих записей номеров производится проверка синхронной работы счетчиков, и запись новых номеров ведется только в несинхронизированные счетчики, а в счетчики, у которых есть синхронизация между собой, запись новых номеров запрещена либо до конца их счета, либо до общего сброса всех счетчиков по концу блока или по сигналу начальной установки. На выходах блока счетчиков формируются сигналы об окончании блока слов кода БЧХ, которые поступают на вход порогового блока.

На выходе порогового блока формируется истинный сигнал об окончании блока слов кода БЧХ. Длина последовательности схемы счета последовательности номеров, количество слов дешифратора подтвержденных слов и характеристики мажоритарного элемента схемы порогового блока выбираются таким образом, чтобы обеспечить высокую вероятность правильной цикловой синхронизации для конкретного канала. Например, для каскадного кода, внешним кодом которого является код PC (32, 16), а внутренним - код БЧХ (31, 16), число номеров равно тридцати двум, объем регистра синдрома, равный разности числа проверочных бит и числа бит в номере, соответствует десяти битам, что позволяет однозначно исправлять не более одной ошибки в каждом слове кода БЧХ (31, 21). Каждому из оставшихся 988 синдромов соответствуют пять слов кода БЧХ, содержащих две или три ошибки, поэтому количество регистров в блоке регистров равно пяти.

В таблице приведено соответствие количества вариантов номеров для слов кода БЧХ (31, 21) числу их синдромов в зависимости от длины последовательности схемы счета последовательностей номеров.

Таблица
Количество вариантов номеров	Длина последовательности из слов БЧХ
4	5-8	9-16	17-32
Число синдромов
5	1	0	0	0
4+5	19	1	1	0
3+4+5	135	18	11	0
2+3+4+5	517	208	53	0
1	507	816	971	1024

Из таблицы следует, что при выборе последовательности из пяти слов необходимо подключать к блоку счетчиков одновариантные, двухвариантные, трехвариантные и четырехвариантные комбинации номеров. Поэтому распределитель комбинаций номеров содержит четыре подраспределителя. Наиболее вероятным является однозначное определение номера, поэтому подраспределитель для таких номеров должен запускать наибольшее число счетчиков, например, шесть, так как в 32-х словах может находиться не более шести не перекрывающихся последовательностей из пяти слов. Для двухвариантных, трехвариантных и четырехвариантных номеров подраспределители запускают по три счетчика, так как для срабатывания порогового блока минимальное число синхронизированных счетчиков по результатам моделирования определено как три. Поэтому распределитель может запустить пятнадцать счетчиков. Пороговый блок содержит мажоритарный элемент, который формирует сигнал об окончании блока информации при условии синхронизации трех и более счетчиков из пятнадцати.

Число счетчиков должно учитывать эффект стирания, то есть их количество должно быть достаточным, чтобы не стирать истинные признаки синхронизации ложными признаками синхронизации.

В процессе передачи информационная последовательность может искажаться как равномерно - в виде одиночных ошибок в битах, так и неравномерно - в виде ошибок сразу в нескольких битах, идущих подряд, то есть возможно группирование ошибок. Поэтому при приеме информационная последовательность наряду со словами с большим числом ошибок может содержать безошибочные слова или слова с малым числом ошибок даже для каналов с высоким уровнем помех.

Дешифратор подтвержденных слов формирует на своем выходе сигнал разрешения для подключения номеров только для безошибочных слов и слов с одной ошибкой, которые подтверждаются наличием предыдущего слова, в котором может содержаться не более трех ошибок.

Моделированием и экспериментально определено, что в каналах с высоким уровнем помех на стыках слов и в словах с большим числом ошибок образуются последовательности, синдромы которых могут соответствовать даже безошибочным словам и словам с одной ошибкой. Благодаря операции подтверждения число таких трансформаций сокращается, поэтому нет необходимости увеличивать число счетчиков в блоке счетчиков, что приводит к упрощению схемотехнического решения способа. Определение номеров слов хотя бы по двум критериям повышает вероятность синхронизации, так как

P=P ₁+P₂-P₁P₂>P₁ ,

где P₁ - вероятность синхронизации по последовательности номеров, регистрируемой схемой счета последовательности номеров,

Р₂ - вероятность синхронизации по подтвержденным безошибочным словам и словам, синдромы которых соответствуют множеству {d_i}.

Цикловая синхронизация выполняется по словам кода с ошибками в пределах корректирующей способности кода и по коротким последовательностям из слов кода с ошибками, выходящими за пределы корректирующей способности кода и приводящими к многовариантным решениям.

Для блока сообщения вероятность правильной синхронизации, вероятность не синхронизации и вероятность ложной синхронизации образуют полную группу, что соответствует уравнению

Р_пс+Р_лс+Р_нс=1

Поэтому вероятность правильной синхронизации блока сообщения определяется как

Р_пс=1-(Р_лс +Р_нс) 1-Р_нс,

так как обычно Р_нс >>Р_лс.

Вероятность несинхронизации можно определить как

,

где Р( t) - вероятность синхронизируемых кодовых слов с исправляемыми ошибками,

,

где р - средняя вероятность ошибки на бит,

t - максимальное число ошибок, которые можно исправить при синхронизации,

L - пороговое значение числа кодовых слов для синхронизации блока сообщения.

Из приведенных выше формул следует, что для уменьшения вероятности несинхронизации блока сообщения надо исправлять максимальное число ошибок t в синхронизируемых кодовых словах и сокращать длину L синхронизирующей цепочки из кодовых слов.

Для увеличения вероятности правильной синхронизации блока сообщения необходимо одновременно уменьшать вероятность несинхронизации и вероятность ложной синхронизации блока сообщения. Для уменьшения вероятности ложной синхронизации блока сообщения обычно увеличивают порог срабатывания, то есть увеличивают длину синхронизирующей цепочки, что приводит к противоречию, так как возрастает вероятность несинхронизации блока сообщения. Для уменьшения вероятности несинхронизации блока сообщения надо уменьшать длину синхронизирующей цепочки, что ведет к повышению вероятности ложной синхронизации блока сообщения и к сокращению времени функционирования устройства без отказов. Предлагаемый способ цикловой синхронизации позволяет преодолеть это противоречие, то есть разрешает одновременно уменьшить вероятность несинхронизации и вероятность ложной синхронизации блока сообщения.

Для реализации этого способа к входу основного устройства кодовой цикловой синхронизации, функционирование которого рассмотрено выше, через задержку параллельно подключают несколько кодовых цикловых устройств синхронизации, а к их выходам - декодирующие устройства. Чтобы не потерять истинный признак синхронизации, задержка должна быть больше времени процедур декодирования кода БЧХ и сортировки слов кода PC для набора количества слов кода PC декодирующего устройства основного устройства кодовой цикловой синхронизации, необходимого для дальнейшего их декодирования. Задержка также должна быть и минимальной, так как ее время входит в суммарное время обработки информации, которое определяет максимальную скорость принимаемой информации устройством. При отказе от декодирования декодирующего устройства основного устройства кодовой цикловой синхронизации в остальные параллельные устройства кодовой цикловой синхронизации поступает сигнал разрешения, по которому следующее устройство кодовой цикловой синхронизации пропускает первый признак границы синхронизации, предназначенный для основного устройства кодовой цикловой синхронизации и реагирует только на второй признак границы синхронизации. Следующее устройство кодовой цикловой синхронизации пропускает соответственно два признака границ синхронизации и реагирует только на третий признак границы синхронизации и т.д. Сигнал разрешения от основного устройства кодовой цикловой синхронизации снимается в случае набора им слов кода PC для декодирования и при сбросе в исходное состояние. Если во время сигнала разрешения поступает истинный признак границы синхронизации и обеспечивается набор слов кода PC, то декодер кода PC соответствующего устройства кодовой цикловой синхронизации примет правильное сообщение. В отличие от методов кодовой цикловой синхронизации, использующих скользящее окно, которое обычно меньше длины блока сообщения, в предлагаемом методе кодовой цикловой синхронизации декодирование ведется по длине всего блока сообщения, что максимально повышает вероятность правильной синхронизации блока сообщения. В основном устройстве кодовой цикловой синхронизации по первому признаку границы синхронизации блок счетчиков сбрасывается в исходное состояние, и начинается запись поступающей информации во второе ОЗУ накопителя. В остальных устройствах кодовой цикловой синхронизации такая функция выполняется только для соответствующих им признаков границ синхронизации, а для промежуточных признаков границ синхронизации в блоке счетчиков в исходное состояние сбрасываются только те счетчики, которые досчитали до своего конца, и запись информации идет в прежние ОЗУ накопителей.

Обозначим Т - вероятность трансформированного слова и К - количество номеров в нумерующей последовательности в блоке сообщения. Вероятность последовательности из трех трансформированных слов в блоке сообщения можно определить как . Для отказа от декодирования устройства, содержащего два устройства кодовой цикловой синхронизации, в блоке сообщения должно быть больше двух таких трансформированных последовательностей, что соответствует их вероятности Для К=32 вероятность таких двух последовательностей меньше вероятности одной последовательности в . Поэтому в предлагаемом способе с увеличением числа устройств кодовой цикловой синхронизации уменьшается вероятность ложной синхронизации блока сообщения.

Для более точной проверки определения окончания блока сообщения можно провести полную процедуру декодирования кода, включая декодирование внешнего кода каскадного кода. Для слов кода PC можно ввести контрольную сумму, что гарантирует правильность результатов декодирования.

Предлагаемый способ кодовой цикловой синхронизации, в отличие от прототипа, позволяет сократить длину синхронизирующей цепочки для уменьшения вероятности несинхронизации, а также уменьшить вероятность ложной синхронизации блока сообщения за счет увеличения числа устройств кодовой цикловой синхронизации для определения истинного окончания блока сообщения, что повышает вероятность правильной синхронизации блока сообщения.

Достигаемым техническим результатом предлагаемого способа устройства кодовой цикловой синхронизации является повышение достоверности принимаемой информации в каналах с высоким уровнем помех.