способ изготовления полевого транзистора
Классы МПК: | H01L21/335 полевых транзисторов B82B3/00 Изготовление или обработка наноструктур |
Автор(ы): | Айзенштат Геннадий Исаакович (RU), Ющенко Алексей Юрьевич (RU), Иващенко Анна Ивановна (RU) |
Патентообладатель(и): | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") (RU) |
Приоритеты: |
подача заявки:
2011-01-24 публикация патента:
10.10.2012 |
Изобретение относится к электронной технике и предназначено для создания дискретных приборов или сверхвысокочастных интегральных схем на полевых транзисторах. Техническим результатом изобретения является упрощение получения подзатворных щелей в диэлектрике с размерами, меньшими 100 нм. Сущность изобретения: в способе изготовления полевого транзистора, включающем создание контактов стока и истока, выделение активной области, нанесение пленки диэлектрика на поверхность контактного слоя, формирование субмикронной щели в пленке диэлектрика для последующих операций травления контактного слоя и нанесения металла затвора через маску резиста, сразу после нанесения пленки диэлектрика проводят литографию для вскрытия окон в диэлектрике, у которых, по крайней мере, один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе, а после вскрытия окон на всю поверхность наносят второй слой диэлектрика и удаляют резист, а затем посредством новой литографии создают окна в резисте, окружающие щели, образованные между двумя диэлектриками, проводят селективное травление контактного слоя и напыляют пленки металлов для формирования затворов. 6 ил.
Формула изобретения
Способ изготовления полевого транзистора, включающий создание контактов стока и истока на контактом слое полупроводниковой структуры (гетероструктуры), выделение активной области (травлением или ионной имплантацией), нанесение пленки диэлектрика на поверхность контактного слоя, формирование субмикронной щели в пленке диэлектрика для последующих операций травления контактного слоя и нанесения металла затвора через маску резиста, отличающийся тем, что после нанесения пленки диэлектрика проводят литографию для вскрытия в диэлектрике окон, у которых, по крайней мере, один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе, а после вскрытия этих окон на всю поверхность наносят второй слой диэлектрика, удаляют резист и посредством литографии создают окна в резисте, окружающие щели, образованные между двумя диэлектриками, проводят селективное травление контактного слоя, после чего напыляют пленки металлов для формирования затворов.
Описание изобретения к патенту
Изобретение относится к электронной технике и предназначено для создания дискретных приборов или сверхвысокочастотных интегральных схем на полевых транзисторах.
Известные способы создания полевых гетероструктурных транзисторов (псевдоморфных или метаморфных) включают в себя следующий набор технологических операций: формирование омических контактов стоков и истоков на поверхности контактного слоя, выделение активной области травлением или ионной имплантацией, проведение электронной литографии на многослойной маске резистов для формирования затворов Шоттки Т-образной формы, травление подзатворных щелей в контактном слое, напыление металлических пленок для создания затворов, удаление резистов [1].
Недостаток известных способов заключается в том, что при получении затворов Т-образной формы при длинах узкой части затвора меньших 100 нм может происходить отрыв затвора от поверхности полупроводника во время операции удаления резистов с нанесенными на них пленками металлов.
Известны способы, в которых устранен этот недостаток. Так известен способ [2] создания транзисторов с длиной затвора 40 нм, имеющего Т-образную форму. В указанном способе сначала производят выделение области транзистора химическим травлением через маску резиста, затем в выделенной травлением области на поверхности контактного слоя формируют омические контакты стоков и истоков, после чего наносят первый слой диэлектрика. С помощью электронной литографии и последующего реактивно-ионного травления в слое диэлектрика формируют подзатворную щель субмикронных размеров. Для уменьшения размеров подзатворной щели наносят второй слой диэлектрика, и проводят еще один процесс реактивно-ионного травления. Проводят электронную литографию для формирования затвора, через щель в диэлектрике вытравливают канавку в контактном слое, напыляют металл и удаляют резист. После напыления металла затвор оказывается частично окруженным диэлектриком, что препятствует его отрыву от полупроводника во время удаления резиста.
Наиболее близким аналогом (прототипом) является способ изготовления гетероструктурного полевого транзистора, рассмотренный в работе [3].
В известном способе производят выделение области транзистора химическим травлением через маску резиста, затем в выделенной травлением области на поверхности контактного слоя формируют омические контакты стоков и истоков, после чего наносят первый слой диэлектрика. С помощью электронной литографии и последующего реактивно-ионного травления (РИТ) в слое диэлектрика формируют подзатворную щель субмикронных размеров трапецеидальной формы, для чего необходимо применить только специальный режим сухого травления диэлектрика. Проводят электронную литографию, через щель в диэлектрике вытравливают канавку в контактном слое, напыляют металл и удаляют резист.
Недостатком известного способа является сложность получения щели размером меньшей 100 нм с помощью реактивно-ионного травления в диэлектрике после электронной литографии.
Целью изобретения является устранение указанного недостатка. Поставленная цель осуществляется за счет того, что в известный способ вводят новые операции и исключают процесс реактивно-ионного травления первого слоя диэлектрика. Технический результат достигается тем, что в известном способе, включающем создание контактов стока и истока на контактом слое полупроводниковой структуры (гетероструктуры), выделение активной области (травлением или ионной имплантацией), нанесение пленки диэлектрика на поверхность контактного слоя, формирования субмикронной щели в пленке диэлектрика для последующих операций травления контактного слоя и нанесения металла затвора через маску резиста, после нанесения первой пленки диэлектрика проводят литографию для вскрытия окон в диэлектрике, у которых, по крайней мере, один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе, а после вскрытия окон на всю поверхность наносят вторую пленку диэлектрика, удаляют резист и посредством литографии создают окна в резисте, окружающие щели, образованные между двумя диэлектриками, проводят селективное травление контактного слоя, после чего напыляют пленки металлов для формирования затворов.
Выбором толщины слоев диэлектрика и времени травления первой пленки диэлектрика можно получать размер щели между первой и второй пленками диэлектриков меньше 100 нм.
На фиг.1 схематично показаны ключевые моменты одного из возможных вариантов предлагаемого способа изготовления транзистора.
На фиг.1,а показана гетероструктура, содержащая полуизолирующую подложку 1, на которой выращены слои полупроводников 2, необходимые для создания транзистора, и контактный слой 3 высоколегированного полупроводника.
На фиг.1,б показана структура после выделения области транзистора травлением, создания омических контактов истока 4 и стока 5 и нанесения первого слоя диэлектрика 6.
На фиг.1,в показана структура после травления окна 7 в первом слое диэлектрика 6 через маску резиста 8.
На фиг.1,г показана структура после напыления второго слоя диэлектрика 9 и удаления резиста 8.
На фиг.1,д показана структура после проведения литографии для формирования затвора, здесь 10 резист.
На фиг.1,е показана структура после селективного травления контактного слоя 3, напыления металла затвора 11 и удаления резиста.
Пример. Изготавливали полевой псевдоморфный транзистор с высокой подвижностью электронов (РНЕМТ) на основе гетероструктуы AlGaAs/InGaAs. Эпитаксиальные слои 2 и 3 были выращены методом молекулярно-лучевой эпитаксии на полуизолирующей подложке арсенида галлия 1. Контактный высоколегированный слой 3 из арсенида галлия был выращен поверх слоев 2, формирующих гетеропереход AlGaAs/InGaAs. Сначала проводили выделение области транзистора химическим травлением после проведения соответствующей фотолитографии. С использованием стандартных методов оптической литографии, процессов вакуумного напыления и отжига создавали омические контакты истока 4 и стока 5 на поверхности контактного слоя 3. Затем на всю структуру наносили пленку первого слоя диэлектрика 6 толщиной 0.15 мкм. В качестве слоя 6 наносили слой двуокиси кремния (SiO2). Затем проводили литографию и химическим травлением формировали окно 7 в первом слое диэлектрика. Время травления слоя 6 равнялось t=1.1 h/v. Где h - толщина слоя первого диэлектрика, v - скорость травления диэлектрика. Причем один из краев окна 7 соответствовал местоположению затвора Шоттки в изготавливаемом транзисторе. Не снимая резиста, магнетронным распылением кремния в смеси аргона и кислорода наносили второй слой SiO2 9 толщиной 0.15 мкм. После удаления резиста, одна часть поверхности структуры была закрыта слоем первого диэлектрика 6, а вторая - слоем второго диэлектрика 9. Между этими диэлектриками получалась щель трапецеидальной формы с минимальным размером окна 90 нм. Затем проводили литографию для формирования затвора и через маску резиста, в щели между диэлектриками 6 и 9 селективно травили контактный слой, напыляли металл затвора 11 и удаляли резист 10. Далее вскрывались окна в диэлектрике 6 для гальванического наращивания золота на контакты.
Таким образом, была достигнута поставленная цель, и в результате был получен РНЕМТ транзистор с длиной затвора, равной 90 нм без использования специальных режимов реактивно-ионного травления диэлектрика через окно резиста меньшее 100 нм.
Источники информации
1. Kang-Sung Lee, Young-Su Kim, Yun-Ki Hong and Yoon-Ha Jeong. IEEE ELECTRON DEVICE LETTERS, VOL.28, NO.8, AUGUST 2007, P.672-675. 35-nm Zigzag T-Gate. In0,52Al0·48 As/In0·53Ga0·47As Metamorphic GaAs HEMTs With an Ultrahigh fmax of 520 GHz.
2. Dae-Hyun Kim, Suk-Jin Kim, Young-Ho Kim, Sung-Wong Kim and Kwang-Seok Seo. 40 nm InGaAs HEMT's with 65% Strained Channel Fabricated with Damage-Free SiO2/SiNx Side-wall GateProcess // JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, VOL.3, NO.1, MARCH, 2003, P.27-32.
3. H.E.Антонова В.Е.Земляков, В.А..Красник В.П.Снегирев. Патент 2390875 RU, СПОСОБ ИЗГОТОВЛЕНИЯ ТРАНЗИСТОРА СВЧ С УПРАВЛЯЮЩИМ ЭЛЕКТРОДОМ Т-ОБРАЗНОЙ КОНФИГУРАЦИИ СУБМИКРОННОЙ ДЛИНЫ.
Класс H01L21/335 полевых транзисторов
Класс B82B3/00 Изготовление или обработка наноструктур