способ и устройство временной синхронизации

Формула изобретения

1. Способ временной синхронизации, который содержит шаги:

каждый узел сетевого элемента блокирует сигнал тактовой синхронизации узла сетевого элемента верхнего уровня через физический канал и создает сеть тактовой синхронизации;

вышесказанный каждый узел сетевого элемента использует блокированный сигнал тактовой синхронизации для отсчета времени и по данному отсчету времени осуществляет временную компенсацию для реализации временной синхронизации с помощью протокола временной синхронизации.

2. Способ по п.1, отличающийся тем, что по вышесказанному отсчету времени осуществляется временная компенсация для реализации временной синхронизации, что содержит:

устанавливать вышеупомянутый отсчет времени как критерий отсчета времени и по данному критерию выполняет временную компенсацию для осуществления временной синхронизации.

3. Способ по п.1 или 2, отличающийся тем, что, когда синхрогенератор определенного узла сетевого элемента из каждых узлов сетевого элемента переключается, вышесказанный способ еще и содержит:

прекращать временную компенсацию для вышеупомянутого узла сетевого элемента, и последнее прекращает использовать вышеуказанный блокированный сигнал тактовой синхронизации для отсчета времени, а применяет сигнал тактовой синхронизации, порожденный определенным постоянным источником стабильной частоты, для отсчета времени.

4. Способ по п.3, отличающийся тем, что, когда переключение синхрогенератора вышесказанного узла сетевого элемента завершается, данный способ еще и содержит:

вышесказанный узел сетевого элемента применяет переблокированный сигнал тактовой синхронизации для отсчета времени и выполняет свою временную компенсацию.

5. Способ по п.1, отличающийся тем, что

для узла сетевого элемента нижнего уровня, соединяющегося с узлом сетевого элемента верхнего уровня, который не может предоставлять сигнал тактовой синхронизации, выполняется калибровка и функционирование своего временного сигнала локального синхрогенератора по сообщению с информацией о времени от узла сетевого элемента верхнего уровня, и по тактовой частоте вышесказанного узла сетевого элемента нижнего уровня.

6. Устройство временной синхронизации, содержащее последовательно соединяющиеся модуль блокировки, первый модуль отсчета и модуль компенсации, в том числе:

вышесказанный модуль блокировки, предназначенный для блокировки сигнала тактовой синхронизации через физический канал;

вышесказанный первый модуль отсчета, предназначенный для отсчета времени с применением блокированного сигнала тактовой синхронизации;

вышесказанный модуль компенсации, предназначенный для выполнения временной компенсации по протоколу временной синхронизации с реализацией временной синхронизации.

7. Устройство по п.6, отличающееся тем, что вышеуказанный модуль компенсации содержит подмодуль установки и подмодуль компенсации, соединяющиеся друг с другом;

вышесказанный подмодуль установки, предназначенный для установки вышеупомянутого отсчета времени как критерий отсчета времени;

вышесказанный подмодуль компенсации, предназначенный для выполнения временной компенсации с применением вышеизложенного критерия отсчета времени с реализацией временной синхронизации.

8. Устройство по п.6 или 7, отличающееся тем, что данное устройство еще и содержит первый модуль управления, соединяющийся с вышесказанным модулем компенсации;

вышесказанный первый модуль управления, предназначенный для управления тем, что выполняется ли временная компенсация для вышеуказанного узла сетевого элемента, в том числе, когда синхрогенератор узла сетевого элемента переключается, вышеупомянутый первый модуль управления управляет вышесказанным модулем компенсации прекращать временную компенсацию для данного узла сетевого элемента.

9. Устройство по п.6 или 7, отличающееся тем, что данное устройство еще и содержит второй модуль управления, соединяющийся с вышесказанным первым модулем отсчета, и второй модуль отсчета, соединяющийся с вышесказанным вторым модулем управления;

вышесказанный второй модуль управления, предназначенный для управления тем, что применяется ли блокированный сигнал тактовой синхронизации для отсчета времени;

вышесказанный второй модуль отсчета, предназначенный для отсчета времени с применением сигнала тактовой синхронизации, порожденного определенным постоянным источником стабильной частоты, когда вышесказанный второй модуль управления определяет, что выполняется отсчет времени без применения блокированного сигнала тактовой синхронизации.

10. Устройство по п.6, отличающееся тем, что данное устройство еще и содержит:

модуль восстановления, предназначенный для восстановления синхрогенератора по сообщению с информацией о времени от узла сетевого элемента верхнего уровня, который не может предоставлять сигнал тактовой синхронизации;

модуль калибровки, предназначенный для калибровки и функционирования временного сигнала локального синхрогенератора по тактовой частоте, восстановленной вышесказанным модулем восстановления.

Описание изобретения к патенту

Область техники

Настоящее изобретение относится к области связи, в частности к способу и устройству временной синхронизации.

Уровень техники

В настоящее время, синхронизация между устройствами в сети связи имеет два случая: во-первых, это частотная синхронизация, то есть между сигналами источника(Sources) и сигналами назначения (Destination) держится определенное специальное отношение по частоте или фазе, иными словами, частоты источника и назначения остаются одинаковыми в пределах определенной точности, и их разность фаз является постоянной. Частотная синхронизация еще и называется тактовой синхронизацией, например синхронизационная сеть Ethernet, тактовая синхронизация для интерфейса Е1 и т.д. Во-вторых, это временная синхронизация, то есть сигналы источника и назначения имеют одинаковые и частоты, и фазы, а еще и критерий отсчета времени.

Вышесказанные частотная синхронизация и временная синхронизация являются двумя уровнями потребности радиосети во временной синхронизации. Для радиосети с применением режима временного дуплексного разделения (Time Division Duplex, аббревиатура: TDD), включая соответствующие версии сети CDMA 200 (Code Division Multiple Access), сети TD-SCDMA (Time Division-Synchronous Code Division Multiple Access) и сети международного взаимодействия для микроволнового досту (Worldwide Interoperability for Microwave Access, аббревиатура: WiMAX), подлежат строгой временной синхронизации для обеспечения успешного переключения ячеек. В нынешнее время, частотная синхронизация осуществляется посредством распределения наземных тактовых сигналов, а временная синхронизация реализуется главным образом с помощью того, что модуль глобальной навигационной системы (Global Position System, GPS), установленных в базовых станциях, отслеживает всемирное координированное время (Universal Time Coordinated, UTC) и показывает время.

Частотная синхронизация осуществляется посредством того, что каждый узел сетевого элемента последовательно блокирует сигналы тактовой синхронизации, например интерфейс Е1, синхронизационная сеть Ethernet, Синхронный транспортный модуль М-го порядка STM-N (Synchronous Transmission Module level n) и т.д. Синхрогенератор каждого узла сетевого элемента (node clock) и другие постоянные источники частоты совместно составляют сеть частотной (тактовой) синхронизации. Для временной синхронизации, как основные способы осуществления, используется модуль GPS для показания времени или применяется протокол временной синхронизации, как IEEE 1588-2008, NTP и т.д., для координации временного отклонения между основным синхрогенератором (Master Clock) и подчиненным синхрогенератором (slave clock), с реализацией временной синхронизации. Протокол временной синхронизации так и может выполнять частотную синхронизацию между основным и подчиненным синхрогенераторами. В настоящее время оборудования сети пакетной передачи (Packet Transfer Network, PTN) осуществляют частотную синхронизацию и временную синхронизацию в сети по протоколу IEEE 1588-2008 (Precision Time Protocol, в дальнейшем просто РТР или 1588), что решена проблема о замене модуля GPS.

Однако в настоящее время для осуществления функции РТР большинство предприятий применяют технологии временной синхронизации, не связанные с сетью частотной синхронизации. Иными словами, нынешняя сеть частотной синхронизации может реализовать сетевую тактовую синхронизацию, но не может осуществлять точную временную синхронизацию.

Раскрытие изобретения

По отношению к тому, что в соответствующей технике кумулятивный эффект трансмиссии фаз вызывает слишком очевидную фазовую задержку и ненадежность, выдвинуто настоящее изобретение. Таким образом, главная цель настоящего изобретения заключается в предложении способа и устройства временной синхронизации для решения вышеуказанной проблемы.

Для решения вышесказанной проблемы настоящее изобретение описывает способ временной синхронизации, что содержит:

Каждый узел сетевого элемента блокирует сигнал тактовой синхронизации узла сетевого элемента верхнего уровня через физический канал и создает сеть тактовой синхронизации;

вышесказанный каждый узел сетевого элемента использует блокированный сигнал тактовой синхронизации для отсчета времени, и по описанномуданному отсчету времени осуществляет временную компенсацию для реализации временной синхронизации с помощью протокола временной синхронизации.

Далее, в вышесказанном способе, по вышесказанному отсчету времени осуществляется временная компенсация для реализации временной синхронизации, что содержит:

Устанавливать вышеупомянутый отсчет времени как критерий отсчета времени, и по данному критерию выполняет временную компенсацию для осуществления временной синхронизации.

В том числе, когда синхрогенератор определенного узла сетевого элемента из каждых узлов сетевого элемента переключается, вышесказанный способ еще и содержит:

Прекращать временную компенсацию для вышеупомянутого узла сетевого элемента, и последнее прекращает использовать вышеуказанный блокированный сигнал тактовой синхронизации для отсчета времени, а применяет сигнал тактовой синхронизации, порожденный определенным постоянным источником стабильной частоты, для отсчета времени.

Когда переключение синхрогенератор вышесказанного узла сетевого элемента завершается, данный способ еще и содержит:

Вышесказанный узел сетевого элемента применяет переблокированный сигнал тактовой синхронизации для отсчета времени, и выполняет свою временную компенсацию.

Далее, в вышеуказанном способе, для узла сетевого элемента нижнего уровня, соединяющегося с узлом сетевого элемента верхнего уровня, который не может предоставлять сигнал тактовой синхронизации, выполняется калибровка и функционирование своего временного сигнала локального синхрогенератора по сообщению с информацией о времени от узла сетевого элемента верхнего уровня, и по тактовой частоте вышесказанного узла сетевого элемента нижнего уровня.

Настоящее изобретение еще и описывает устройство временной синхронизации, содержащее последовательно соединяющиеся модуль блокировки, первый модуль отсчета и модуль компенсации, в том числе:

Вышесказанный модуль блокировки, предназначенный для блокировки сигнала тактовой синхронизации через физический канал;

Вышесказанный первый модуль отсчета, предназначенный для отсчета времени с применением блокированного сигнала тактовой синхронизации;

Вышесказанный модуль компенсации, предназначенный для выполнения временной компенсации по протоколу временной синхронизации с реализацией временной синхронизации.

Далее, в вышесказанном устройстве вышеуказанный модуль компенсации содержит подмодуль установки и подмодуль компенсации, соединяющиеся друг с другом;

Вышесказанный подмодуль установки, предназначенный для установки вышеупомянутого отсчета времени как критерий отсчета времени;

Вышесказанный подмодуль компенсации, предназначенный для выполнения временной компенсации с применением вышеизложенного критерия отсчета времени с реализацией временной синхронизации.

В том числе, данное устройство еще и содержит первый модуль управления, соединяющийся с вышесказанным модулем компенсации;

Вышесказанный первый модуль управления, предназначенный для управления тем, что выполняется ли временная компенсация для вышеуказанного узла сетевого элемента. В том числе, когда синхрогенератор узла сетевого элемента переключается, вышеупомянутый первый модуль управления управляет вышесказанным модулем компенсации прекращать временную компенсацию для данного узла сетевого элемента.

В данном устройстве еще и содержатся второй модуль управления, соединяющийся с вышесказанным первым модулем отсчета, и второй модуль отсчета, соединяющийся с вышесказанным вторым модулем управления;

Вышесказанный второй модуль управления, предназначенный для управления тем, что применяется ли блокированный сигнал тактовой синхронизации для отсчета времени;

Вышесказанный второй модуль отсчета, предназначенный для отсчета времени с применением сигнала тактовой синхронизации, порожденного определенным постоянным источником стабильной частоты, когда вышесказанный второй модуль управления определяет, что выполняется отсчет времени без применения блокированного сигнала тактовой синхронизации.

Далее, данное устройство еще и содержит:

Модуль восстановления, предназначенный для восстановления синхрогенератора по сообщению с информацией о времени от узла сетевого элемента верхнего уровня, который не может предоставлять сигнал тактовой синхронизации;

Модуль калибровки, предназначенный для калибровки и функционирования временного сигнала локального синхрогенератора по тактовой частоте, восстановленной вышесказанным модулем восстановления.

По настоящему изобретению, каждый узел сетевого элемента применяет блокированный тактовый сигнал для отсчета времени и по данному отсчету выполняет временную компенсацию для осуществления временной синхронизации. Таким образом, решена проблема в соответствующей технике, при которой кумулятивный эффект трансмиссии фаз вызывает слишком очевидную фазовую задержку, и сокращена фазовая задержка. При этом проявляются отличительные особенности, как высокоточность, высокие противопомеховые возможности и надежность.

Краткое описание чертежей

Фиг.1 - схема способа временной синхронизации по варианту осуществления настоящего изобретения;

Фиг.2 - конкретная схема способа временной синхронизации по варианту осуществления настоящего изобретения;

Фиг.3 - первая схема способа временной синхронизации по варианту осуществления настоящего изобретения;

Фиг.4 - вторая схема способа временной синхронизации по варианту осуществления настоящего изобретения;

Фиг.5 - третья схема способа временной синхронизации по варианту осуществления настоящего изобретения;

Фиг.6 - блок-схема структуры устройства временной синхронизации по варианту осуществления настоящего изобретения;

Фиг.7 - конкретная блок-схема структуры устройства временной синхронизации по варианту осуществления настоящего изобретения.

Осуществление изобретения

Функциональный обзор

С учетом проблемы, при которой в соответствующей технике кумулятивный эффект трансмиссии фаз вызывает слишком очевидную фазовую задержку, в вариантах осуществления настоящего изобретения предлагаются способ и устройство временной синхронизации и реализуется синхронизация временной сети на основании сети тактовой синхронизации и взаимодействие между пограничным узлом и сетью, не являщейся сетью тактовой синхронизации, чтобы сокращать фазовую задержку. Следует отметить, что в бесконфликтной ситуации, в настоящей заявке варианты осуществлениям характеристики в них могут быть сочетаны друг с другом. Ниже настоящее изобретение будет описано со ссылкой на приложенные чертежи и варианты осуществления.

Вариант осуществления способа

В соответствии с вариантом осуществления настоящего изобретения, предлагается способ временной синхронизации. Фиг.1 является схемой способа временной синхронизации по варианту осуществления настоящего изобретения. Следует отметить, что изложенные в данном способе шаги могут исполняться в вычислительной системе исполняющих команды компьютеров. К тому же, хотя на Фиг.1 показан логический порядок, в некоторых случаях можно исполнять показанные или описанные шаги с иными логическими порядками, отличающимися от логического порядка на Фиг.1. Как показано на Фиг.1, данный способ в основном содержит следующие шаги S102 и S104, чьи конкретные операции представляют собой следующее.

Шаг S102: узел сетевого элемента передает информацию о частоте через физический канал (как цепь синхронизационной сети Ethernet). Каждый узел сетевого элемента с помощью контура фазовой автоподстройки частоты (Phase Locked Loop, PLL) блокирует стабильный сигнал тактовой синхронизации, передаваемый узлом сетевого элемента верхнего уровня (ниже так и называется основным узлом) или постоянным источником частоты, создав сеть частотной синхронизации.

Шаг S104: Каждый узел сетевого элемента применяет блокированный сигнал тактовой синхронизации для отсчета времени, и по данному отсчету выполняет временную компенсацию по определенному протоколу временной синхронизации, например протоколу РТР, для реализации временной синхронизации. То есть данный узел устанавливает отсчет времени как критерий отсчета времени и по данному критерию выполняет временную компенсацию для реализации временной синхронизации.

По настоящему варианту осуществления, каждый узел сетевого элемента применяет блокированный сигнал тактовой синхронизации для отсчета времени, и по данному отсчету выполняет временную компенсацию для реализации временной синхронизации. Таким образом, решена проблема в соответствующей технике, при которой кумулятивный эффект трансмиссии фаз вызывает слишком очевидную фазовую задержку, и сокращена фазовая задержка.

Фиг.2 является конкретной схемой способа временной синхронизации по варианту осуществления настоящего изобретения. Как показано на Фиг.2, данный способ содержит следующие шаги S202 - S214, чьи конкретные операции представляют собой следующее.

Шаг S202: узел сетевого элемента определяет, что свой интерфейс является ли интерфейсом сети частотной синхронизации: если «да», тогда перейти к шагу S204, а если «нет», тогда перейти к шагу S212.

На данном шаге для взаимодействия с другой текущей сетью узел сетевого элемента определяет, что свой интерфейс является ли интерфейсом сети частотной синхронизации: если «да», тогда выполнять обработку с применением технического решения настоящего изобретения, а если «нет», тогда выполнять обработку по нынешней технике, конкретно см. шаги S212 - S214.

Шаг S204: осуществляется частотная синхронизация между каждыми узлами сетевого элемента синхронизационной сети, то есть с помощью модуля блокировки выполняется следование за блокированным сигналом тактовой синхронизации, для создания частотной синхронизации между каждыми узлами сетевого элемента (т.е. вышеуказанный шаг S102).

Шаг S206: осуществляется фазовая синхронизация с применением протокола РТР. Конкретно, после блокировки синхрогенератора узла сетевого элемента вышесказанный узел выполняет отсчет времени с применением блокированного сигнала тактовой синхронизации, принимает определенное стандартное время начала как стандартное, и устанавливает данный отсчет времени как критерий отсчета времени, и выполняет временную компенсацию для вышесказанного узла сетевого элемента по определенному протоколу временной синхронизации, например РТР, с реализацией временной синхронизации (т.е. вышесказанный шаг S104);

На данном шаге узел сетевого элемента применяет блокированную информацию тактовой синхронизации, т.е. частоту после синхронизации для отсчета времени, принимая определенное стандартное время начала (например, UTC epoch или TAI epoch) как стандартное, и определяет штамп времени 1 локальной передачи сообщения 1588 (т.е. выполняет по временному отклонению между текущим временем, установленным отсчетом времени и стандартным временем); потом получает штамп времени 2 из полученного сообщения 1588 и штамп времени 3 локального приема сообщения 1588; по вышесказанным штампам времени и протоколу временной синхронизации выполняет временную компенсацию для данного узла сетевого элемента с реализацией временной синхронизации.

Шаг S208: когда синхрогенератор определенного узла сетевого элемента переключается, вышеупомянутый узел остается в состоянии временного удержания без передачи времени.

Конкретно, когда синхрогенератор определенного узла сетевого элемента из вышесказанных узлов сетевого элементов переключается, он поступает в процесс переблокировки, прекращает применение протокола временной синхронизации для временной компенсации для вышеуказанного узла; частота отсчета времени вышеупомянутого узла сетевого элемента перестает быть получена от контура PLL, а начинает получать от постоянного источника стабильной частоты, то есть узел сетевого элемента прекращает применение блокированного сигнала тактовой синхронизации для отсчета времени, а использует постоянный источник стабильной частоты; при этом передача времени остается в состоянии удержания, больше не следуя за сетевым временем ссылочного типа.

В иных вариантах осуществления, если синхрогенератор каждого узла сетевого элемента не переключается, тогда перейти к шагу S206, то есть уже реализована временная синхронизация во всей сети.

Шаг S210: после того как переключение синхрогенератора узла сетевого элемента завершается и его переблокировка выполнена, передача времени освобождается от удержания, то есть временная сеть освобождается от удержания; узел сетевого элемента снова применяет частоту после синхронизации для отсчета времени и предлагает протоколу временной синхронизации критерий отсчета времени, восстанавливая передачи временного следования. Иными словами, когда переключение синхрогенератора узла сетевого элемента завершается, вышесказанный узел применяет переблокированный сигнал тактовой синхронизации для отсчета времени и выполняет свою фазовую компенсацию, что завершает данный процесс.

Шаг S212: часть интерфейса сети, не являющейся сетью частотной синхронизации, восстанавливает синхрогенератор по информации о протоколе временной синхронизации обратной стороны(например, 1588).

На данном шаге для узла сетевого элемента интерфейса сети, не являющейся сетью частотной синхронизации, можно восстанавливать синхрогенератор по информации о протоколе временной синхронизации обратной стороны сети в соответствии с текущей техникой.

Шаг S214: по отношению между восстановленной частотой синхрогенератора и частотой вышеуказанного узла сетевого элемента выполняется калибровка и функционирование времени локального синхрогенератора с реализацией временной синхронизации.

Иными словами, для узла сетевого элемента нижнего уровня, соединяющегося с узлом сетевого элемента верхнего уровня, который не может блокировать сигнал тактовой синхронизации, выполняется своя калибровка и функционирование временного сигнала локального синхрогенератора по сообщению с информацией о времени от узла сетевого элемента верхнего уровня и по отношению тактовой частоты вышесказанного узла сетевого элемента нижнего уровня.

По данному варианту осуществления, предлагается способ передачи времени по протоколу 1588 на частотной синхронизации. Вышесказанный способ гораздо сокращает ошибку в передаче фаз между узлами, и они совместно с узлами РТР, не являющимися узлами частотной синхронизации, создают сеть, что эффективно уменьшает ошибку в фазе при создании широкомасштабной сети.

Ниже будет подробно описан процесс реализации варианта осуществления настоящего изобретения со ссылкой на конкретные примеры.

Фиг.3 является первой схемой способа временной синхронизации по варианту осуществления настоящего изобретения. Как показано на Фиг.3, узел сетевого элемента 1, узел сетевого элемента 2, узел сетевого элемента 3, узел сетевого элемента 5 все представляют собой оборудования PTN, а узел сетевого элемента 4 - постоянный тактовый генератор.

В том числе вышесказанный узел сетевого элемента - оборудование PTN принимает модуль блокировки как тактовый генератор. Здесь, модуль блокировки поддерживает все функции цифрового контура фазовой автоподстройки частоты (Digital Phase Locked Loop, DPLL), включая фазовую дискриминацию контура PLL, фильтрацию, колебание и частотное деление, к тому же автоматически выполняет контроль источника ссылочного типа, контроль и переключение состояния функционирования контура, настройку параметров контура и т.д. Внешний термокомпенсированный кварцевый генератор (Temperature Control Crystal Oscillator, TCXO) является источником ссылочного типа цифрового контура фазовой автоподстройки частоты, составляя основу стабильного функционирования всей системы.

Фиг.4 является второй схемой способа временной синхронизации по варианту осуществления настоящего изобретения. Как показано на Фиг.4, программуруемая логика программуруемой пользователем вентильной матрицы (Field Programmable Gate Array, FPGA) выполняет выбор источника ссылочного типа и координирование выполняет устранение дребезга. Программуруемая логика FPGA и внешний управляемый напряжением кварцевый генератор(Voltage Control Crystal Oscillator, VCXO) составляют имитирующий контур PLL, которая выполняет устранение дребезга синхрогенератора 38.88М модуля блокировки. Синхрогенератор 38.88М после устранения дребезга передается к синтезатору частот (Frequency Synthesizer), и порождаются синхрогенераторы 25М и 125М, необходимые для интерфейса синхронизационной сети материнской платы, применяя сигнал 125М как сигнал отсчета времени.

Частота работы сигнала тактовой синхронизации составляет 125М, и каждый такт является единицей с длиной в 8 нс, то есть наименьшая единица критерия отсчета времени. Критерии отсчета времени узлов сетевого элемента в сети тактовой синхронизации одинаковые. Время работы узла сетевого элемента состоит из 80-разрядного (10 байтов) счетчика, который исполняет вычисление «плюс один» под управлением сигнала тактовой синхронизации. Данный конкретный пример принимает 1588 (РТР) как протокол тактовой синхронизации. По протоколу 1588 штамп времени является значением временного отклонения, и задано временное отклонение (нс) между текущим временем и стандартным временем, принимая определенное стандартное время начала (UTC epoch или TAI epoch) как стандартное.

Фиг.5 является третьей схемой способа временной синхронизации по варианту осуществления настоящего изобретения. Как показано на Фиг.5, в 80-разрядном счетчике младшие 16 разрядов являются десятичной частью, то есть часть, которая меньше 1 нс; старшие 64 разрядов являются целой частью, то есть часть, которая принимает целое кратное 1 нс.

Далее будет подробно описан процесс реализации варианта осуществления настоящего изобретения со ссылкой на вышесказанные фигуры 3-5. Способ временной синхронизации по варианту осуществления настоящего изобретения содержит следующие шаги, на которых:

(1) конфигурированные синхрогенераторы для каждых узлов сетевого элемента иерархически блокированы в узле сетевого элемента 4, то есть синхрогенератор узла сетевого элемента 1 блокирует узел сетевого элемента 4, и синхрогенератор узла сетевого элемента 2 блокирует узел сетевого элемента 1, и синхрогенератор узла сетевого элемента 3 блокирует узел сетевого элемента 2; после частотной синхронизации критерии отсчета времени для узлов сетевого элемента 1, 2, 3 являются одинаковыми (т.е. вышесказанный шаг S102), и перед функционированием протокола 1588 для реализации временной компенсации, между узлами сетевого элемента 1, 2, 3 существует постоянное временное отклонение.

(2) Взят к примеру промежуточный узел как пограничный режим. Конфигурированы узел сетевого элемента 1 как временной источник 1588, и интерфейс 1 вышесказанного узла 1 как основной интерфейс 1588 а интерфейс 1 узла сетевого элемента 2 как подчиненный интерфейс 1588, к тому же, и интерфейс 2 вышеуказанного узла 2 как основной интерфейс 1588, а интерфейс 3 узла сетевого элемента 3 как подчиненный интерфейс 1588. То есть узел сетевого элемента 3 следует за временем узла сетевого элемента 2, а узел сетевого элемента 2 - за временем узла сетевого элемента 1.

(3) Каждый интерфейс Ethernet узла сетевого элемента поддерживает протокол 1588. Каждый интерфейс получает время от поступающих и отправляющих сообщений протокола 1588, и точность штампа времени зависит от счетчика узла сетевого элемента. Потом, полученная информация о штампе времени передается к модулю обработки протокола 1588 узла сетевого элемента, и последнее вычисляет значение временной компенсации между каждым подчиненным узлом (так и называется узлом сетевого элемента нижнего уровня) и основным узлом (так и называется узлом сетевого элемента верхнего уровня) и выполняет компенсацию временного отклонения подчиненного узла, что реализует единство времени основного узла и подчиненного узла (т.е. вышесказанный шаг S104). Как показано на Фиг.3, узел сетевого элемента 1 является узлом сетевого элемента верхнего уровня узла сетевого элемента 2, а узел 2 - узел сетевого элемента нижнего уровня узла 1.

(4) Когда тактовый генератор узла сетевого элемента переключается, например, при неисправном соединении между узлами сетевого элемента 1 и 2, тактовый генератор узла сетевого элемента 2 требует предоставиться узлом сетевого элемента 5, и фазовая автоподстройка частоты (PLL) узла сетевого элемента 2 переблокирует тактовый генератор узла сетевого элемента 5. При выполнении блокировки тактовый сигнал 125М от модуля блокировки имеет колебание частоты, что вызывает существование определенного отклонения для единицы отсчета времени по отношению к 8 нс; вычисленное из вышеупомянутого отклонения время узла сетевого элемента имеет временное отклонение по отношению к своему основному узлу, если такое отклонение продолжительно передается следующему узлу сетевого элемента, чтобы вызывать колебание временной сети. Таким образом, когда тактовый генератор переключается, отсчет времени узла переключается на частоту, порожденную постоянным кварцевым генератором внутри узла сетевого элемента, в то же время вышесказанный узел закрывает протокол РТР, и больше не следует за изменением времени основного узла, и больше не распределяет информацию о времени узлу нижнего уровня. Время узла сетевого элемента остается в состоянии удержания, отсчет времени начинается с времени до переключения в зависимости от точности самого кварцевого генератора.

(5) Когда переключение синхрогенератора узла сетевого элемента завершается, переблокирован подчиненный узел и восстановлена стабильная частота системы. Узел сетевого элемента снова применяет частоту после синхронизации для отсчета времени и предоставляет критерий отсчета времени для протокола временной синхронизации, восстанавливая передачу временного следования, распределяя информацию о времени узлу нижнего уровня.

(6) Когда узел сетевого элемента стыкует узел, который не поддерживает сеть, не являющуюся сетью частотной синхронизации, он восстанавливает синхрогенератор по сообщению SYNC протокола 1588 обратной стороны, потом по отношению восстановленной частоты синхрогенератора к частоте вышесказанного узла завершает калибровку и функционирование локального синхрогенератора с реализацией временной синхронизации протокола 1588.

(7) Если промежуточный узел принимает прозрачный режим, точность передачи времени будет далее улучшена.

По вышеуказанному варианту осуществления, предлагается способ временной синхронизации на основе синхронизационной сети, принимающий синхронизационную частоту как основу протокола временной синхронизации, что гораздо сокращает фазовое отклонение передачи времени при создании широкомасштабной сети.

Вариант осуществления устройства

По варианту осуществления настоящего изобретения предлагается устройство временной синхронизации. Фиг.6 является блок-схемой структуры устройства временной синхронизации по варианту осуществления настоящего изобретения. Как показано на Фиг.6, данное устройство содержит модуль блокировки 62, первый модуль отсчета 64 и модуль компенсации 66. Ниже будет подробно описана вышесказанная структура.

Модуль блокировки 62, предназначенный для блокировки тактового сигнала каждого узла сетевого элемента с помощью фазовой автоподстройки частоты; первый модуль отсчета 64, соединяющийся с модулем блокировки 62 и предназначенный для отсчета времени с применением блокированного модулем блокировки 62 сигнала тактовой синхронизации; модуль компенсации 66, соединяющийся с первым модулем отсчета 64 и предназначенный для временной компенсации по отсчету времени первого модули отсчета 64 с реализацией временной синхронизации.

По настоящему варианту осуществления предлагается устройство временной синхронизации с реализацией частотной и фазовой синхронизации.

Фиг.7 является конкретной блок-схемой структуры устройства временной синхронизации по варианту осуществления настоящего изобретения.

Как показано на Фиг.7, модуль компенсации 66 содержит: подмодуль установки 662, предназначенный для установки отсчета времени как критерий отсчета штампа времени; подмодуль компенсации 664, соединяющийся с подмодулем установки 662 и предназначенный для временной компенсации по критерию отсчета времени, установленному модулем установки 662, с реализацией временной синхронизации.

Вышесказанное устройство еще и содержит: первый модуль управления 72, второй модуль управления 74, второй модуль отсчета 76, модуль восстановления 78 и модуль калибровки 70. Ниже будет подробно описана вышеупомянутая структура.

Первый модуль управления 72, соединяющийся с модулем компенсации 66 и предназначенный для управления модулем компенсации выполнять временную компенсацию для узла сетевого элемента, и для управления модулем компенсации 66 прекращать временную компенсацию для вышесказанного узла сетевого элемента, при переключении синхрогенератора узла сетевого элемента.

Второй модуль управления 74, соединяющийся с первым модулем отсчета 64 и предназначенный для управления применением сигнала тактовой синхронизации для отсчета времени, и для управления первым модулем отсчета 64 прекращать применение сигнала тактовой синхронизации для отсчета времени, при переключении синхрогенератора узла сетевого элемента. Второй модуль отсчета 76, соединяющийся с вторым модулем управления и предназначенный для отсчета времени с применением определенного постоянного источника стабильной частоты, когда второй модуль управления 74 определяет, что не применяется сигнал тактовой синхронизации для отсчета времени.

Модуль восстановления 78, предназначенный для восстановления синхрогенератора по информации о времени от узла сетевого элемента, не блокирующего сигнал тактовой синхронизации; модуль калибровки 70, соединяющийся с модулем восстановления 78 и предназначенный для калибровки и функционирования тактового сигнала по тактовой частоте, восстановленной модулем восстановления 78.

Из вышеизложенного видно, что по вышеуказанным вариантам осуществления настоящего изобретения, с помощью контура PLL каждый узел сетевого элемента применяет блокированный сигнал тактовой синхронизации для отсчета времени, и по данному отсчету времени выполняет временную компенсацию по определенному протоколу временной синхронизации, например РТР, с реализацией временной синхронизации. Таким образом, решена проблема в соответствующей технике, при которой кумулятивный эффект трансмиссии фаз вызывает слишком очевидную фазовую задержку, и сокращена фазовая задержка.

Очевидно, что специалисту в данной области должно быть понятно, что модули и шаги в настоящем изобретении, упомянутые выше, могут быть реализованы на практике с помощью обычных вычислительных устройств, например могут быть объединены в одном вычислительном устройстве или могут быть распределены в сети, состоящей из множества вычислительных устройств; в другом случае модули и шаги также могут быть реализованы на практике с помощью программных кодов, которые могут исполняться вычислительными устройствами. Таким образом, эти модули и шаги могут сохраняться в запоминающих устройствах для исполнения вычислительными устройствами, или могут быть реализованы на практике в виде соответствующих интегральных схем, или же множество модулей и шагов может быть реализовано на практике в виде единой интегральной схемы. Таким образом, настоящее изобретение не ограничено какой-либо определенной комбинацией аппаратных средств и программного обеспечения.

Приведенные выше описания представляют собой лишь предпочтительные варианты осуществления настоящего изобретения и не используются для ограничения настоящего изобретения. Специалист в данной области может сделать множество модификаций и изменений в настоящем изобретении. Любые модификации, эквивалентные замены, усовершенствования и т.д., выполненные без отклонения от сути и принципов настоящего изобретения, входят в объем правовой охраны настоящего изобретения.

Промышленная применимость

В техническом решении настоящего изобретения каждый узел сетевого элемента применяет блокированный сигнал тактовой синхронизации для отсчета времени и по данному отсчету выполняет временную компенсацию для осуществления временной синхронизации. Таким образом, решена проблема в соответствующей технике, при которой кумулятивный эффект трансмиссии фаз вызывает слишком очевидную фазовую задержку, и сокращена фазовая задержка. При этом проявляются отличительные особенности, как высокоточность, высокие противопомеховые возможности и надежность.