мажоритарный модуль

Классы МПК:G06F7/38 способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении
H03K19/23 мажоритарные или миноритарные схемы, те в которых состояние выходного сигнала соответствует состоянию большинства или меньшинства входных сигналов соответственно
Автор(ы):, ,
Патентообладатель(и):Закрытое акционерное общество "ИВЛА-ОПТ" (RU)
Приоритеты:
подача заявки:
2012-02-08
публикация патента:

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит m(А+В)-А мажоритарных элементов (111,мажоритарный модуль, патент № 2473954 ,1(А+В+1)(А+B)), при этом

мажоритарный модуль, патент № 2473954

мажоритарный модуль, патент № 2473954

m=0,5(n+1). 1 ил. мажоритарный модуль, патент № 2473954

мажоритарный модуль, патент № 2473954

Формула изобретения

Мажоритарный модуль, содержащий группы мажоритарных элементов, имеющих по три входа, в каждой из которых выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, отличающийся тем, что i-я мажоритарный модуль, патент № 2473954 , j-я мажоритарный модуль, патент № 2473954 и (А+В+1)-я группы содержат соответственно m-2, m-1 и А+В мажоритарных элементов, а выход (m-2)-го мажоритарного элемента первой и выходы (m-2)-х мажоритарных элементов второй, ..., А-й групп подключены соответственно к второму входу первого и третьим входам первого, мажоритарный модуль, патент № 2473954 , (A-1)-гo мажоритарных элементов (А+В+1)-й группы, в которой третий вход j-го и выход (А+В)-го мажоритарных элементов соединены соответственно с выходом (m-1)-гo мажоритарного элемента j-й группы и выходом мажоритарного модуля, подключенного первым и вторым настроечными входами соответственно к объединенным первому входу А-го мажоритарного элемента (А+В+1)-й группы, первым входам всех мажоритарных элементов i-й, j-й групп и объединенным первым входам всех кроме А-го мажоритарных элементов (А+В+1)-й группы, при этом мажоритарный модуль, патент № 2473954 мажоритарный модуль, патент № 2473954 , m=0,5(n+1), nмажоритарный модуль, патент № 2473954 1 есть любое нечетное натуральное число.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2300137, кл. G06F 7/38, 2007 г.), которые реализуют мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов, где nмажоритарный модуль, патент № 2473954 1 есть любое нечетное натуральное число.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся большие аппаратурные затраты, обусловленные тем, что известные мажоритарные модули содержат mN-1 логических элементов, где m=0,5(n+1),

мажоритарный модуль, патент № 2473954

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2242044, кл. G06F 7/38, 2004 г.), который содержит трехвходовые мажоритарные элементы и реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов, где nмажоритарный модуль, патент № 2473954 1 есть любое нечетное натуральное число.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит mN-1 мажоритарных элементов, где m=0,5(n+1),

мажоритарный модуль, патент № 2473954

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем группы мажоритарных элементов, имеющих по три входа, в каждой из которых выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, особенность заключается в том, что i-я мажоритарный модуль, патент № 2473954 , j-я мажоритарный модуль, патент № 2473954 и (A+B+1)-я группы содержат соответственно m-2, m-1 и А+В мажоритарных элементов, а выход (m-2)-го мажоритарного элемента первой и выходы (m-2)-х мажоритарных элементов второй, мажоритарный модуль, патент № 2473954 , A-й групп подключены соответственно к второму входу первого и третьим входам первого, мажоритарный модуль, патент № 2473954 , (A-1)-го мажоритарных элементов (А+В+1)-й группы, в которой третий вход j-го и выход (А+В)-го мажоритарных элементов соединены соответственно с выходом (m-1)-го мажоритарного элемента j-й группы и выходом мажоритарного модуля, подключенного первым и вторым настроечными входами соответственно к объединенным первому входу A-го мажоритарного элемента (А+В+1)-й группы, первым входам всех мажоритарных элементов i-й, j-й групп и объединенным первым входам всех кроме A-го мажоритарных элементов (А+В+1)-й группы, при этом

мажоритарный модуль, патент № 2473954 мажоритарный модуль, патент № 2473954

m=0,5(n+1), nмажоритарный модуль, патент № 2473954 1 есть любое нечетное натуральное число.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит имеющие по три входа мажоритарные элементы (111, мажоритарный модуль, патент № 2473954 , 1(A+B+1)(A+B)), где

мажоритарный модуль, патент № 2473954 мажоритарный модуль, патент № 2473954 m=0,5(n+1), nмажоритарный модуль, патент № 2473954 1 есть любое нечетное натуральное число. Все мажоритарные элементы сгруппированы так, что i-я мажоритарный модуль, патент № 2473954 , j-я мажоритарный модуль, патент № 2473954 и (A+B+1)-я группы содержат соответственно мажоритарные элементы 1i1, мажоритарный модуль, патент № 2473954 , 1i(m-2), 1j1, мажоритарный модуль, патент № 2473954 , 1j(m-1) и 1(A+B+1)1, мажоритарный модуль, патент № 2473954 , 1(A+B+1)(A+B), причем в каждой группе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, выход элемента 11(m-2) и выходы элементов 12(m-2), мажоритарный модуль, патент № 2473954 , 1A(1m-2) подключены соответственно к второму входу элемента 1(A+B+1)1 и третьим входам элементов 1(A+B+1)1, мажоритарный модуль, патент № 2473954 , 1{A+B+1)(A-1), а третий вход элемента 1 (A+B+1)j и выход элемента 1(А+B+1)(A+B) соединены соответственно с выходом элемента 1j(m-1) и выходом мажоритарного модуля, подключенного первым и вторым настроечными входами соответственно к объединенным первым входам элементов 1(A+B+1)A, 1i1, мажоритарный модуль, патент № 2473954 , 1i(m-2), 1j1, мажоритарный модуль, патент № 2473954 , 1j(m-1) и объединенным первым входам элементов 1(A+B+1)1, мажоритарный модуль, патент № 2473954 , 1(A+B+1)(A-1), 1(A+B+1)j.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые двоичные сигналы f1, f 2. На второй вход элемента 1j1 и третьи входы элементов 1j1, мажоритарный модуль, патент № 2473954 , 1j(m-1)мажоритарный модуль, патент № 2473954 подаются соответственно входные двоичные сигналы x ji и xj2, мажоритарный модуль, патент № 2473954 , xjm (xj1, мажоритарный модуль, патент № 2473954 , xjmмажоритарный модуль, патент № 24739541, мажоритарный модуль, патент № 2473954 , xn-1}, m=0,5(n+1), 1мажоритарный модуль, патент № 2473954 j1<мажоритарный модуль, патент № 2473954 <jmмажоритарный модуль, патент № 2473954 n-1, nмажоритарный модуль, патент № 2473954 1 есть любое нечетное натуральное число) так, чтобы наборы

x(A+1)1, мажоритарный модуль, патент № 2473954 , x(A+1)m-x(A+B)1, мажоритарный модуль, патент № 2473954 , x(A+B)m были неповторяющимися

мажоритарный модуль, патент № 2473954

На третий вход элемента 1(A+B+1)A подается входной двоичный сигнал xn. На второй вход элемента 1i1 и третьи входы элементов 1i1 , мажоритарный модуль, патент № 2473954 , 1i(m-2)мажоритарный модуль, патент № 2473954 подаются соответственно входные двоичные сигналы x i1 и xi2, мажоритарный модуль, патент № 2473954 , xi(m-1) (xi1, мажоритарный модуль, патент № 2473954 , xi(m-1)мажоритарный модуль, патент № 2473954 {x1, мажоритарный модуль, патент № 2473954 , xn-1}, 1мажоритарный модуль, патент № 2473954 i1<мажоритарный модуль, патент № 2473954 <i(m-1)мажоритарный модуль, патент № 2473954 n-1, n - нечетное натуральное число, удовлетворяющее условию n>3) так, чтобы наборы x11, мажоритарный модуль, патент № 2473954 , x1(m-1)-xA1, мажоритарный модуль, патент № 2473954 , xA(m-1) были неповторяющимися. Если n=3, то m=2, A=2, B=1 и неповторяющиеся входные двоичные сигналы x 11, x21мажоритарный модуль, патент № 2473954 {x1, x2} подаются соответственно на второй, третий входы элемента 141. Сигнал на выходе мажоритарного элемента равен 1 (0) только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные 1 (0). Следовательно, если на первом входе мажоритарного элемента присутствует 1 (0), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на его втором и третьем входах. Таким образом, операция, воспроизводимая предлагаемым модулем, определяется выражением

мажоритарный модуль, патент № 2473954

где мажоритарный модуль, патент № 2473954 и ·, мажоритарный модуль, патент № 2473954 есть символы операций ИЛИ и И;

мажоритарный модуль, патент № 2473954 есть число сочетаний из n-1 по m-1 (по m);

xk1, мажоритарный модуль, патент № 2473954 , xkmмажоритарный модуль, патент № 2473954 {x1, мажоритарный модуль, патент № 2473954 , xn}, 1мажоритарный модуль, патент № 2473954 k1<мажоритарный модуль, патент № 2473954 <kmмажоритарный модуль, патент № 2473954 n;

мажоритарный модуль, патент № 2473954 есть количество неповторяющихся конъюнкций xk1 мажоритарный модуль, патент № 2473954 xkm, определяемое как число сочетаний из n по m.

Равенство мажоритарный модуль, патент № 2473954 получено на основе известного свойства сочетаний (см. рекуррентное соотношение на стр.30 в книге Сачков В.Н. Комбинаторные методы дискретной математики. - М.: Наука, 1977 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов, где nмажоритарный модуль, патент № 2473954 1 есть любое нечетное натуральное число, и содержит mN-A мажоритарных элементов, что на A-1 элементов меньше, чем в аппаратурном составе прототипа.

Класс G06F7/38 способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

генератор сигналов, изменяющихся по булевым функциям -  патент 2505849 (27.01.2014)
устройство для выравнивания порядков m двоичных чисел -  патент 2503991 (10.01.2014)
логический процессор -  патент 2491613 (27.08.2013)
способ и устройство фазовой синхронизации -  патент 2491571 (27.08.2013)
устройство для вычисления коэффициентов булевых преобразований над полем галуа gf(2n) -  патент 2475810 (20.02.2013)
логический вычислитель -  патент 2445679 (20.03.2012)
способ и устройство умножения двоично-десятичных кодов -  патент 2410745 (27.01.2011)
мажоритарный модуль -  патент 2300137 (27.05.2007)
способ интегрирования сигнала управления для астатических систем управления летательными аппаратами и устройство для его осуществления -  патент 2275675 (27.04.2006)
логический вычислитель -  патент 2260837 (20.09.2005)

Класс H03K19/23 мажоритарные или миноритарные схемы, те в которых состояние выходного сигнала соответствует состоянию большинства или меньшинства входных сигналов соответственно

Наверх