функциональная вторая входная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики)

Классы МПК:	G06F7/50 для сложения; для вычитания
Патентообладатель(и):	Петренко Лев Петрович (UA)
Приоритеты:	подача заявки: 2012-04-24 публикация патента: 27.04.2013

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических процедур суммирования позиционных аргументов слагаемых. Техническим результатом является повышение быстродействия процесса преобразования аргументов во входной структуре сумматора. В одном из вариантов изобретения условно «j»-й разряд входной функциональной структуры сумматора реализован с использованием логических элементов И-НЕ, ИЛИ-НЕ, И, ИЛИ, НЕ. 9 н.п. ф-лы, 1 прилож.

Формула изобретения

1. Функциональная вторая входная структура условно «j» разрядасумматораf_CD ( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И-НЕ, f₁(}&)-ИЛИ-НЕ, f₂(&)-И, f₄(&)-И, f₂ (})-ИЛИ, f₃(})-ИЛИ и f₄( })-ИЛИ, а также логические функции f₁(& )-НЕ и f₂(&)-НЕ, в которых функциональные выходные связи являются функциональной входной связью логической функции f₂(})-ИЛИ и f₃(})-ИЛИ, при этом функциональные входные связи логической функции f₃(&)-И являются функциональными выходными связями логических функций f₃(})-ИЛИ и f₄(})-ИЛИ соответственно, а функциональные входные связи логической функции f₁(&)-И-НЕ являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ¹n_j и ¹m_j «Уровня 1», при этом функциональные выходные связи логических функций f₃(})-ИЛИ и f₄ (})-ИЛИ являются функциональными входными связями логической функции f₃(&)-И, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₁(})-ИЛИ, f₅(})-ИЛИ, f₁(&)-И и f₄(&)-И, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-101-s.jpg" BORDER="0">

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-102-s.jpg" BORDER="0"> - логическая функция f₁(&)-И; функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-103-s.jpg" BORDER="0"> - логическая функция f₁(})-ИЛИ;

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-104-s.jpg" BORDER="0"> - логическая функция f₁(& )-И-НЕ; функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-105-s.jpg" BORDER="0"> - логическая функция f₁(}& )-ИЛИ-НЕ;

«=&₁=» - логическая функция f₁(&)-НЕ изменения уровня аналогового сигнала входного аргумента.

2. Функциональная вторая входная структура условно «j» разрядасумматораf_CD ( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (}&)-ИЛИ-НЕ, f₁(&)-И, f₂(&)-И, f₁(})-ИЛИ, f₂( })-ИЛИ, f₃(})-ИЛИ, f₁( &)-НЕ и f₂(&)-НЕ, а также логическую функцию f₁(&)-И-НЕ, в которой функциональные входные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ¹n_j и ¹ m_j «Уровня 1», при этом функциональная входная связь логической функции f₁(&)-И являются функциональной выходной связью логической функции f₂ (})-ИЛИ, а функциональная входная связь логической функции f₂(&)-И является функциональной выходной связью логической функции f₁(&)-НЕ, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₃(&)-И, f₄(&)-И и f₅(&)-И, а входные преобразованные аргументы функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480577/8595.gif" BORDER="0" ALIGN="absmiddle"> (¹nV²m )_jи функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480577/8595.gif" BORDER="0" ALIGN="absmiddle"> (²nV¹m )_jсформированы посредством функциональных структур вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-106-s.jpg" BORDER="0">

при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-107-s.jpg" BORDER="0">

3. Функциональная вторая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И, f₂(&)-И, f₁(})-ИЛИ, f₂(})-ИЛИ, f₃(})-ИЛИ, f₁(&)-НЕ и f₂(& )-НЕ, а также логическую функцию f₁(& )-И-НЕ, в которой функциональные входные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ¹n_j и ¹m_j «Уровня 1», при этом функциональные входные связи логической функции f₁(&)-И являются функциональными выходными связями логических функций f₁ (})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₁(&)-И-НЕ, f₁ (&)-И-НЕ, f₁(&)-И-НЕ, f₁(&)-И-НЕ, f₁(&)-И-НЕ и f₁(&)-И-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-108-s.jpg" BORDER="0">

4. Функциональная вторая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁(})-ИЛИ, f₂(})-ИЛИ, f₁(& )-НЕ и f₂(&)-НЕ, а также логическую функцию f₂(}&)-ИЛИ-НЕ, в которой функциональные входные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ²n_j и ²m_j «Уровня 2», отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₁(}&)-ИЛИ-НЕ, f₃ (}&)-ИЛИ-НЕ, f₄(}& )-ИЛИ-НЕ, f₅(}&)-ИЛИ-НЕ, f₆(}&)-ИЛИ-НЕ, f₇(}& )-ИЛИ-НЕ и f₈(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-109-s.jpg" BORDER="0">

5. Функциональная вторая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RUс максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁(}& )-ИЛИ-НЕ, f₁(&)-И, f₂(&)-И, f₁(})-ИЛИ, f₂(})-ИЛИ, f₁(&)-НЕ и f₂(& )-НЕ, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₂(}&)-ИЛИ-НЕ, f₃(}& )-ИЛИ-НЕ, f₄(}&)-ИЛИ-НЕ, f₅(}&)-ИЛИ-НЕ и f₆(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-110-s.jpg" BORDER="0">

6. Функциональная вторая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁(& )-И-НЕ, f₁(}&)-ИЛИ-НЕ, f₂ (&)-И, f₃(&)-И, f₂(})-ИЛИ, f₄(})-ИЛИ и f₅(})-ИЛИ, а также логические функции f₁(&)-НЕ и f₂(&)-НЕ, в которых функциональные выходные связи являются функциональной входной связью логической функции f₂(})-ИЛИ и f₅(})-ИЛИ, при этом функциональные входные связи логической функции f₃(&)-И являются функциональными выходными связями логических функций f₄(})-ИЛИ и f₅(})-ИЛИ, отличающаяся тем, что в структуру условно «j» разряда введены дополнительные логические функции f₁(&)-И, f₁(})-ИЛИ и f₃(})-ИЛИ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-111-s.jpg" BORDER="0">

7. Функциональная вторая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁(}& )-ИЛИ-НЕ, f₁(&)-И, f₂(&)-И, f₁(})-ИЛИ и f₂(})-ИЛИ, а также логическую функцию f₁(&)-И-НЕ, в которой функциональные входные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ¹n_j и ¹ m_j «Уровня 1», при этом функциональная входная связь логической функции f₁(&)-И является функциональной выходной связью логической функции f₁ (})-ИЛИ, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₃(&)-И, f₄(&)-И, f₂(& )-И-НЕ, f₃(&)-И-НЕ и f₄(& )-И-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-112-s.jpg" BORDER="0">

8. Функциональная вторая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁(&)-И, f₂(&)-И, и f₂(})-ИЛИ, а также логическую функцию f₁(&)-И-НЕ, в которой функциональные входные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ²n_j и ²m_j «Уровня 2», при этом функциональная входная связь логической функции f₁(&)-И является функциональной выходной связью логической функции f₁(})-ИЛИ, отличающаяся тем, что в структуру условно «j» разряда введены дополнительные логические функции f₂( &)-И-НЕ, f₃(&)-И-НЕ, f₄ (&)-И-НЕ, f₅(&)-И-НЕ, f₆(&)-И-НЕ, f₇(&)-И-НЕ и f₈(&)-И-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-113-s.jpg" BORDER="0">

9. Функциональная вторая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)² функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» второго слагаемого в том же формате, выполнена в виде двух структур логических функций, которые включают логические функции f₁(&)-И, f₂(&)-И, f₁(})-ИЛИ, f₂ (})-ИЛИ, f₁(&)-НЕ и f₂(&)-НЕ, а также логическую функцию f₂(}&)-ИЛИ-НЕ, в которой функциональные входные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ² n_j и ²m_j «Уровня 2», отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₃(&)-И, f₂(}&)-ИЛИ-НЕ, f₃(}&)-ИЛИ-НЕ, f₄( }&)-ИЛИ-НЕ, f₅(}& )-ИЛИ-НЕ и f₆(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная вторая входная структура условно разряда "j" сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики), патент № 2480816" SRC="/images/patents/471/2480816/2480816-114-s.jpg" BORDER="0">

Описание изобретения к патенту

Класс G06F7/50 для сложения; для вычитания

функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2524562 (27.07.2014)
одноразрядный полный сумматор с многозначным внутренним представлением сигналов - патент 2504074 (10.01.2014)

накапливающий сумматор по модулю - патент 2500017 (27.11.2013)
способ организации вычислений суммы n m-разрядных чисел - патент 2491612 (27.08.2013)
однородная вычислительная среда для конвейерных вычислений суммы m n-разрядных чисел - патент 2486576 (27.06.2013)
функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2smin+1)f(2n) "уровня 2" и (1smin+1)f(2n) "уровня 1" сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2484518 (10.06.2013)
функциональная первая входная структура условно "j" разряда сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики) - патент 2480815 (27.04.2013)
функциональная выходная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для промежуточных аргументов слагаемых (2sj)2 d1/dn "уровня 2" и (1sj)2 d1/dn "уровня 1" второго слагаемого и промежуточных аргументов (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого формата "дополнительный код ru" с формированием результирующих аргументов суммы (2sj)f(2n) "уровня 2" и (1sj)f(2n) "уровня 1" в том же формате (варианты русской логики) - патент 2480814 (27.04.2013)
полный сумматор - патент 2475811 (20.02.2013)
реконфигурируемый вычислительный конвейер - патент 2461867 (20.09.2012)