адресный идентификатор

Классы МПК:G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин
H03K19/20 отличающиеся по реализуемой логической операции, например схемы "И", "ИЛИ", "НЕ-ИЛИ", "НЕ"
Автор(ы):,
Патентообладатель(и):Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" (RU)
Приоритеты:
подача заявки:
2012-07-03
публикация патента:

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей адресного идентификатора за счет обеспечения выполнения адресной идентификации минимального, медианного или максимального из трех входных аналоговых сигналов. Устройство содержит три компаратора, пять переключателей, пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил., 1 табл. адресный идентификатор, патент № 2491626

адресный идентификатор, патент № 2491626

Формула изобретения

Адресный идентификатор, содержащий три компаратора и пять переключателей, у которых неинвертирующий, инвертирующий входы третьего компаратора и коммутационный, нормально разомкнутый контакты третьего переключателя соединены соответственно с вторым, третьим входами и выходом адресного идентификатора, коммутационным контактом второго переключателя, отличающийся тем, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем объединенные вторые входы второго, четвертого и объединенные вторые входы первого, третьего, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым настроечными входами адресного идентификатора, первый вход и выход i-го адресный идентификатор, патент № 2491626 первый вход и выход j-го адресный идентификатор, патент № 2491626 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом i-го компаратора и управляющим входом i-го переключателя, выходом (j-3)-го компаратора и управляющим входом j-го переключателя, коммутационные контакты первого, четвертого и пятого переключателей соединены соответственно с нормально замкнутыми контактами второго, третьего и четвертого переключателей, а объединенные нормально разомкнутые контакты первого, пятого переключателей, объединенные нормально разомкнутый контакт второго, нормально замкнутый контакт пятого переключателей и объединенные нормально замкнутый контакт первого, нормально разомкнутый контакт четвертого переключателей соединены соответственно с первым, вторым и третьим идентифицирующими входами адресного идентификатора, третий, второй и первый входы которого подключены соответственно к инвертирующим входам первого, второго компараторов и их объединенным неинвертирующим входам.

Описание изобретения к патенту

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Известны адресные идентификаторы (см., например, патент РФ 2143740, кл. G06G 7/25, 1999 г.), которые выполняют адресную идентификацию минимального или максимального из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных адресных идентификаторов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется адресная идентификация медианного из трех входных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип адресный идентификатор (фиг.3 в описании изобретения к авт. св. СССР 1478233, кл. G06G 7/25, 1989 г.), который содержит три компаратора, пять переключателей и выполняет адресную идентификацию медианного из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется адресная идентификация минимального или максимального из трех входных аналоговых сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения выполнения адресной идентификации минимального, медианного или максимального из трех входных аналоговых сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в адресном идентификаторе, содержащем три компаратора и пять переключателей, у которых неинвертирующий, инвертирующий входы третьего компаратора и коммутационный, нормально разомкнутый контакты третьего переключателя соединены соответственно с вторым, третьим входами и выходом адресного идентификатора, коммутационным контактом второго переключателя, особенность заключается в том, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем объединенные вторые входы второго, четвертого и объединенные вторые входы первого, третьего, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым настроечными входами адресного идентификатора, первый вход и выход i-го адресный идентификатор, патент № 2491626 , первый вход и выход j-го адресный идентификатор, патент № 2491626 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом i-го компаратора и управляющим входом i-го переключателя, выходом (j-3)-го компаратора и управляющим входом j-го переключателя, коммутационные контакты первого, четвертого и пятого переключателей соединены соответственно с нормально замкнутыми контактами второго, третьего и четвертого переключателей, а объединенные нормально разомкнутые контакты первого, пятого переключателей, объединенные нормально разомкнутый контакт второго, нормально замкнутый контакт пятого переключателей и объединенные нормально замкнутый контакт первого, нормально разомкнутый контакт четвертого переключателей соединены соответственно с первым, вторым и третьим идентифицирующими входами адресного идентификатора, третий, второй и первый входы которого подключены соответственно к инвертирующим входам первого, второго компараторов и их объединенным неинвертирующим входам.

На фиг. представлена схема предлагаемого адресного идентификатора.

Адресный идентификатор содержит компараторы 11,адресный идентификатор, патент № 2491626 ,13, переключатели 21,адресный идентификатор, патент № 2491626 ,25 и элементы исключающее или 31 ,адресный идентификатор, патент № 2491626 ,35, причем неинвертирующий, инвертирующий входы компаратора 13 и коммутационный, нормально разомкнутый контакты переключателя 23 соединены соответственно с вторым, третьим входами и выходом адресного идентификатора, коммутационным контактом переключателя 22, объединенные вторые входы элементов 33, 34 и объединенные вторые входы элементов 31, 33, 35 соединены соответственно с первым и вторым настроечными входами адресного идентификатора, первый вход и выход элемента 3 iадресный идентификатор, патент № 2491626 , первый вход и выход элемента 3jадресный идентификатор, патент № 2491626 соединены соответственно с выходом компаратора 1i и управляющим входом переключателя 2i, выходом компаратора 1j-3 и управляющим входом переключателя 2j , коммутационные контакты переключателей 21, 2 4 и 25 соединены соответственно с нормально замкнутыми контактами переключателей 22, 23 и 24, а объединенные нормально разомкнутые контакты переключателей 21, 25, объединенные нормально разомкнутый контакт переключателя 22, нормально замкнутый контакт переключателя 25 и объединенные нормально замкнутый контакт переключателя 21, нормально разомкнутый контакт переключателя 24 соединены соответственно с первым, вторым и третьим идентифицирующими входами адресного идентификатора, третий, второй и первый входы которого подключены соответственно к инвертирующим входам компараторов 11 , 12 и их объединенным неинвертирующим входам.

Работа предлагаемого адресного идентификатора осуществляется следующим образом. На его первый, второй, третий входы и первый, второй, третий идентифицирующие входы подаются соответственно аналоговые сигналы (напряжения) x1, x2, x3 и y1, y2, y3; на его первом, втором настроечных входах фиксируются соответственно необходимые управляющие сигналы f1f2адресный идентификатор, патент № 2491626 {0,1}. Если на управляющем входе переключателя 2k адресный идентификатор, патент № 2491626 присутствует лог. «0» (лог. «1»), то нормально замкнутый контакт этого переключателя замкнут (разомкнут), а нормально разомкнутый контакт - разомкнут (замкнут). В представленной ниже таблице приведены все возможные варианты упорядочения сигналов х1, х2, х3 и соответствующие этим вариантам значения сигнала Z на выходе предлагаемого адресного идентификатора при некоторых комбинациях значений сигналов f 1 и f2. С учетом данных, приведенных в таблице, операция, воспроизводимая предлагаемым идентификатором, определяется выражением

адресный идентификатор, патент № 2491626

где ext=min при f1=0 и f 2=1, ext=med при f1=f2=0, ext=max при f1=1 и f2=0. Согласно (1), номер i адресный идентификатор, патент № 2491626 {1, 2, 3} сигнала yi, прошедшего на выход предлагаемого идентификатора, соответствует адресу экстремального сигнала в кортеже (x1, x2, x3).

Варианты упорядочения Z
f1=0, f2 =1f1=f2=0 f1=1,f2=0
x1<x2<x3 y1y2 y3
x2<x 3<x1y2 y3 y1
x3<x 1<x2y3 y1 y2
x3<x 2<x1y3 y2 y1
x2<x 1<x3y2 y1 y3
x1<x 3<x2y1 y3 y2

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый адресный идентификатор обладает более широкими по сравнению с прототипом функциональными возможностями, так как выполняет адресную идентификацию минимального, медианного или максимального из трех входных аналоговых сигналов.

Класс G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин

реляторный модуль -  патент 2518664 (10.06.2014)
аналоговый селектор -  патент 2514786 (10.05.2014)
аналоговый логический элемент -  патент 2514784 (10.05.2014)
функциональный формирователь -  патент 2497190 (27.10.2013)
реляторный модуль -  патент 2491625 (27.08.2013)
амплитудный фильтр -  патент 2491624 (27.08.2013)
аналоговый мультиплексор -  патент 2490706 (20.08.2013)
реляторный модуль -  патент 2490705 (20.08.2013)
реляторный модуль -  патент 2490704 (20.08.2013)
реляторный модуль -  патент 2445697 (20.03.2012)

Класс H03K19/20 отличающиеся по реализуемой логической операции, например схемы "И", "ИЛИ", "НЕ-ИЛИ", "НЕ"

Наверх