устройство для передачи и приема сигнала и способ передачи и приема сигнала

Формула изобретения

1. Способ передачи сигнала, причем способ содержит этапы, на которых:

формируют (этап S501) информацию Уровня 1, L1, имеющую физический параметр передачи и конфигурацию сигнализации структуры кадра;

кодируют (этап S503) информацию L1 при помощи схемы кодирования с упреждающей коррекцией ошибок, FEC, включающей в себя схему укорачивания и схему перфорации;

подвергают чередованию битов (этап S505) биты кодированной информации L1, которая подверглась укорачиванию и перфорации;

строят сигнальный кадр, включающий в себя преамбулу, данные канала физического уровня, PLP, для доставки службы широковещания, включающей в себя аудио- и/или видеопотоки, и общие данные PLP, включающие в себя информацию Уровня 2, L2, которая описывает службу широковещания, передаваемую данными PLP, причем преамбула включает в себя подвергнутую чередованию битов информацию L1; и

модулируют (этап S509) сигнальный кадр; и

передают сигнал, включающий в себя модулированный сигнальный кадр и первую информацию сигнализации через по меньшей мере один радиочастотный (RF) канал, причем первая информация сигнализации имеет информацию для сигнализации информации L1, а информация L1 имеет информацию для сигнализации данных PLP, причем первая информация сигнализации содержит полезную часть, циклический префикс, полученный при помощи частотного сдвига первой части полезной части, и циклический суффикс, полученный при помощи частотного сдвига второй части полезной части.

2. Способ по п.1, в котором информация L1 кодируется с коррекцией ошибок в соответствии с коротким режимом схемы кодирования с малой плотностью проверок на четность, LDPC.

3. Способ по п.1, в котором информация L1 включает в себя по меньшей мере одно из: длины защитного интервала, количества закодированных с коррекцией ошибок блоков в каждом сигнальном кадре, информации модуляции службы и идентификатора соты.

4. Способ приема сигнала, причем способ содержит этапы, на которых:

принимают (этап S511) сигнал, переданный в радиочастотном (RF) диапазоне, включающем в себя по меньшей мере один RF канал, причем сигнал включает в себя первую информацию сигнализации и информацию Уровня 1, L1, причем информация L1 имеет физический параметр передачи и конфигурацию сигнализации структуры кадра, а первая информация сигнализации имеет информацию для сигнализации информации L1, причем первая информация сигнализации содержит полезную часть, циклический префикс, полученный при помощи частотного сдвига первой части полезной части, и циклический суффикс, полученный при помощи частотного сдвига второй части полезной части;

демодулируют (этап S513) принятый сигнал;

анализируют (этап S515) сигнальный кадр демодулированного сигнала, причем сигнальный кадр включает в себя преамбулу, данные канала физического уровня, PLP, для доставки службы широковещания, включающей в себя аудио- и/или видеопотоки, и

общие данные PLP, включающие в себя информацию Уровня 2, L2, которая описывает службу широковещания, передаваемую данными PLP, причем преамбула включает в себя информацию L1;

подвергают обратному чередованию битов (этап S517) информацию L1;

декодируют (этап S519) подвергнутую обратному чередованию битов информацию L1 с использованием схемы декодирования с упреждающей коррекцией ошибок, FEC, включающей в себя схемы, обратные схеме укорачивания и схеме перфорации; и

получают (этап S521) данные PLP из сигнального кадра с использованием декодированной информации L1 в преамбуле.

5. Способ по п.4, в котором информация L1 закодирована с коррекцией ошибок в соответствии с коротким режимом схемы декодирования с малой плотностью проверок на четность, LDPC.

6. Способ по п.4, в котором информация L1 включает в себя по меньшей мере одно из: длины защитного интервала, количества закодированных с коррекцией ошибок блоков в каждом сигнальном кадре, информации модуляции службы и идентификатора соты.

7. Устройство для передачи сигнала, причем устройство содержит:

средство (1301) для формирования информации Уровня 1, L1, имеющей физический параметр передачи и конфигурацию сигнализации структуры кадра;

средство (1303) для выполнения кодирования информации L1, используя кодирование с упреждающей коррекцией ошибок, FEC, включающее в себя схему укорачивания и схему перфорации, и чередования битов кодированной информации L1, которая

подверглась укорачиванию и перфорации;

средство (130) для построения сигнального кадра, включающего в себя преамбулу, данные канала физического уровня, PLP, для доставки службы широковещания, включающей в себя аудио- и/или видеопотоки, и общие данные PLP, включающие в себя информацию Уровня 2, которая описывает службу широковещания, передаваемую данными PLP; и

средство (150а, 150r) для модулирования сигнального кадра; и

средство (160а, 160r) для передачи сигнала, включающего в себя модулированный сигнальный кадр и первую информацию сигнализации через по меньшей мере один радиочастотный (RF) канал, причем первая информация сигнализации имеет информацию для сигнализации информации L1, a информация L1 имеет информацию для сигнализации данных PLP, причем первая информация сигнализации содержит полезную часть, циклический префикс, полученный при помощи частотного сдвига первой части полезной части, и циклический суффикс, полученный при помощи частотного сдвига второй части полезной части.

8. Устройство по п.7, в котором кодер (1303) информации содержит:

средство (1311) для выполнения кодирования Боуза-Чоудхури-Хоквингхема, ВСH, относительно информации L1; средство (1313) для чередования ВСН-кодированных битов; средство (1315) для выполнения кодирования с малой плотностью проверок на четность, LDPC, подвергнутых чередованию битов; и средство (1317) для чередования LDPC-кодированных битов.

9. Устройство по п.8, в котором информация L1 кодируется с коррекцией ошибок в соответствии с коротким режимом схемы кодирования LPDC.

10. Устройство для приема сигнала, причем устройство содержит:

средство (210а, 210n) для приема сигнала, переданного в радиочастотном (RF) диапазоне, включающем в себя по меньшей мере один RF канал, причем сигнал включает в себя первую информацию сигнализации и информацию Уровня 1, L1, причем информация L1 имеет физический параметр передачи и конфигурацию сигнализации структуры кадра, а первая информация сигнализации имеет информацию для сигнализации информации L1, причем первая информация сигнализации содержит полезную часть, циклический префикс, полученный при помощи частотного сдвига первой части полезной части, и циклический суффикс, полученный при помощи частотного сдвига второй части полезной части;

средство (220а, 220n) для демодуляции принятого сигнала;

средство (240) для анализа сигнального кадра демодулированного сигнала, причем сигнальный кадр включает в себя преамбулу, данные канала физического уровня, PLP, для доставки службы широковещания, включающей в себя аудио- и/или видеопотоки, и общие данные PLP, включающие в себя информацию Уровня 2, L2, которая описывает службу широковещания, передаваемую данными PLP, причем преамбула включает в себя информацию L1;

средство (2401) для обратного чередования информации L1 кадра сигнализации демодулированного сигнала и выполнения

декодирования с упреждающей коррекцией ошибок, FEC, подвергнутых обратному чередованию битов в соответствии со схемой декодирования, включающей в себя схемы, обратные схеме укорачивания и схеме перфорации;

и

средство (2403) для извлечения декодированной информации L1; и

средство (240) для декодирования данных PLP из сигнального кадра с использованием извлеченной информации L1.

11. Устройство по п.10, в котором средство (2401) для обратного чередования и выполнения содержит: средство (2411) для обратного чередования битов информации L1; средство (2413) для выполнения декодирования с малой плотностью проверок на четность, LDPC-декодирования, относительно подвергнутых обратному чередованию битов;

средство (2415) для обратного чередования LDPC-декодированных битов; и средство (2417) для выполнения декодирования с коррекцией ошибок относительно подвергнутых обратному чередованию битов.

Описание изобретения к патенту

Область техники

Настоящее изобретение имеет отношение к способу передачи и приема сигнала и к устройству для передачи и приема сигнала и, в частности, к способу передачи и приема сигнала и устройству для передачи и приема сигнала, которые способны улучшить эффективность передачи данных.

Уровень техники

По мере совершенствования технологии цифрового широковещания пользователи получили динамическое изображение высокой четкости (HD). При непрерывном развитии алгоритма сжатия и производительности оборудования в будущем пользователям будут предоставлены улучшенные условия. Система цифрового телевидения (DTV) может принимать сигнал цифрового широковещания и предоставлять пользователям множество дополнительных услуг, а также видеосигнал и аудиосигнал.

С развитием технологии цифрового широковещания возрастают требования для таких служб, как передача видеосигнала и аудиосигнала, и постепенно увеличивается размер данных, ожидаемых пользователем, или количество каналов широковещания.

Раскрытие изобретения

Техническая проблема

В соответствии с этим настоящее изобретение направлено на способ передачи и приема сигнала и устройство для передачи и приема сигнала, которые в значительной степени устраняют одну или более проблем вследствие ограничений и недостатков предшествующего уровня техники.

Задача настоящего изобретения состоит в том, чтобы обеспечить способ передачи и приема сигнала и устройство для передачи и приема сигнала, которые способны улучшить эффективность передачи данных.

Другая задача настоящего изобретения состоит в том, чтобы обеспечить способ передачи и приема сигнала и устройство для передачи и приема сигнала, которые способны улучшить возможности коррекции ошибок битов, формирующих службу.

Техническое решение

Для решения задачи настоящее изобретение обеспечивает способы передачи и приема сигнала и устройство для передачи и приема сигнала.

В одном аспекте настоящего изобретения способ передачи сигнала содержит этапы, на которых формируют информацию уровня 1, предназначенную для вставки в сигнальный кадр, кодируют информацию уровня 1 посредством схемы кодирования с коррекцией ошибок, упомянутая схема кодирования с коррекцией ошибок включает в себя схему укорачивания и схему перфорации, чередуют биты закодированной с коррекцией ошибок информации уровня 1, размещают подвергнутые чередованию биты информации уровня 1 в преамбуле сигнального кадра и размещают канал физического уровня (канал PLP) в сигнальном кадре и модулируют сигнальный кадр и передают модулированный сигнальный кадр через по меньшей мере один радиочастотный канал.

В другом аспекте настоящего изобретения способ приема сигнала содержит этапы, на которых принимают сигнал, переданный в радиочастотном диапазоне, включающем в себя по меньшей мере один радиочастотный канал, демодулируют принятый сигнал, анализируют преамбулу сигнального кадра, включающую в себя информацию уровня 1, из демодулированного сигнала, подвергают обратному чередованию биты информации уровня 1, декодируют подвергнутые обратному чередованию биты с использованием схемы декодирования с коррекцией ошибок, включающую в себя схему укорачивания и схему перфорации, и получают каналы физического уровня (каналы PLP) из сигнального кадра с использованием декодированной с коррекцией ошибок информации уровня 1.

В другом аспекте настоящего изобретения устройство для передачи сигнала содержит генератор информации, выполненный с возможностью формировать информацию уровня 1, предназначенную для вставки в сигнальный кадр, кодер информации, выполненный с возможностью выполнять кодирование с коррекцией ошибок информации уровня 1 с использованием кодирования с коррекцией ошибок, включающего в себя схему укорачивания и схему перфорации, и чередовать биты закодированной с коррекцией ошибок информации уровня 1, модуль построения кадров, выполненный с возможностью размещать подвергнутые чередованию биты информации уровня 1 в преамбуле сигнального кадра и распределять канал физического уровня (канал PLP) в сигнальном кадре, и модулятор, выполненный с возможностью модулировать сигнальный кадр, и модуль передачи, выполненный с возможностью передавать модулированный сигнальный кадр через по меньшей мере один радиочастотный канал.

В другом аспекте настоящего изобретения устройство для приема сигнала содержит приемник, выполненный с возможностью принимать сигнал, переданный в радиочастотном диапазоне, включающем в себя по меньшей мере один радиочастотный канал, демодулятор, выполненный с возможностью демодулировать принятый сигнал, декодер информации, выполненный с возможностью подвергать обратному чередованию биты информации уровня 1, проанализированные из сигнального кадра принятого сигнала, и выполнять декодирование с коррекцией ошибок подвергнутых обратному чередованию битов в соответствии со схемой декодирования с коррекцией ошибок, включающей в себя схему укорачивания и схему перфорации, модуль извлечения информации, выполненный с возможностью извлекать закодированную с коррекцией ошибок информацию уровня 1, и анализатор кадра, выполненный с возможностью анализировать сигнальный кадр с использованием извлеченной информацию уровня 1 и получать каналы физического уровня (каналы PLP) из сигнального кадра.

Схема кодирования коррекции ошибок и схема декодирования с коррекцией ошибок включают в себя схему кодирования с коррекцией ошибок с малой плотностью проверок на четность (LDPC).

Информация уровня 1 может быть закодирована и декодирована с использованием схем кодирования и декодирования с коррекцией ошибок, включающим в себя короткий режим кодирования LDPC.

Информация уровня 1 может являться по меньшей мере одним элементом множества, состоящего из длины защитного интервала, количества закодированных с коррекцией ошибок блоков в каждом сигнальном кадре, информации модуляции службы и идентификатора соты.

Кодер информации может включать в себя первый кодер, выполненный с возможностью выполнять первое кодирование с коррекцией ошибок относительно битов информации уровня 1, первый модуль чередования, выполненный с возможностью чередовать первые закодированные с коррекцией ошибок биты, второй кодер, выполненный с возможностью выполнять второе кодирование с коррекцией ошибок подвергнутых чередованию битов в соответствии с упомянутой схемой укорачивания и упомянутой схемой перфорации, и второй модуль чередования, выполненный с возможностью чередовать вторые закодированные с коррекцией ошибок биты.

Декодер информации может включать в себя первый модуль обратного чередования, выполненный с возможностью подвергать обратному чередованию биты информации уровня 1, первый декодер, выполненный с возможностью выполнять декодирование с коррекцией ошибок относительно подвергнутых обратному чередованию битов в соответствии со схемами, обратными схеме укорачивания и схеме перфорации, второй модуль обратного чередования, выполненный с возможностью подвергать обратному чередованию декодированные с коррекцией ошибок биты, и второй декодер, выполненный с возможностью выполнять декодирование с коррекцией ошибок относительно подвергнутых обратному чередованию битов.

Полезные эффекты

В соответствии с устройством для передачи и приема сигнала и способом передачи и приема сигнала изобретения, если символ данных, формирующий канал PLP, и символы, формирующие преамбулу, модулируются в одном и том же режиме преобразования FFT, вероятность того, что символ данных обнаруживается посредством преамбулы, является низкой, и уменьшается вероятность того, что преамбула обнаруживается ошибочно. Если содержатся помехи незатухающего колебания (CW), как аналоговый телевизионный сигнал, уменьшается вероятность того, что преамбула ошибочно обнаруживается посредством шумового компонента постоянного тока (DC), сформированного во время корреляции.

В соответствии с устройством для передачи и приема сигнала и способом передачи и приема сигнала изобретения, если размер преобразования FFT, примененного к символу данных, формирующему канал PLP, больше размера преобразования FFT, примененного к преамбуле, рабочие характеристики обнаружения преамбулы могут быть улучшены даже в канале с задержкой распространения, имеющем длину, равную или больше длины полезной части символа преамбулы. Поскольку в преамбуле используется и циклический префикс (B), и циклический суффикс (C), может быть оценено дробное смещение несущей частоты.

Поскольку кодирование с коррекцией ошибок выполняется относительно преамбулы сигнального кадра, и посредством этого не может быть получено усиление разнесения, возможно корректировать ошибку информации, включенной в преамбулу. В соответствии с этим возможно улучшить производительность приема информации, включенной в верную преамбулу.

Краткое описание чертежей

Фиг.1 - изображение, показывающее сигнальный кадр для передачи службы;

Фиг.2 - изображение, показывающее структуру первого контрольного сигнала P1 сигнального кадра;

Фиг.3 - изображение, показывающее сигнальное окно;

Фиг.4 - схематическое изображение, показывающее вариант воплощения устройства для передачи сигнала;

Фиг.5 - изображение, показывающее пример входного процессора 110;

Фиг.6 - изображение, показывающее вариант воплощения модуля кодирования и модуляции;

Фиг.7 - изображение, показывающее вариант воплощения модуля построения кадров;

Фиг.8 - изображение, показывающее первый пример отношения символов, когда модули 131a и 131b преобразования выполняют гибридное символьное преобразование;

Фиг.9 - изображение, показывающее второй пример отношения символов, когда модули 131a и 131b преобразования выполняют гибридное символьное преобразование;

Фиг.10 - изображение, показывающее количество символов и количество битов на каждое слово ячейки в соответствии со схемой символьного преобразования в нормальном режиме кодирования LDPC;

Фиг.11 - изображение, показывающее другой пример количества символов в соответствии со схемой символьного преобразования в нормальном режиме кодирования LDPC;

Фиг.12 - изображение, показывающее другой пример количества символов в соответствии со схемой символьного преобразования в нормальном режиме кодирования LDPC;

Фиг.13 - изображение, показывающее количество символов в соответствии со схемой символьного преобразования в коротком режиме кодирования LDPC;

Фиг.14 - изображение, показывающее пример количества символов в соответствии со схемой символьного преобразования в коротком режиме кодирования LDPC;

Фиг.15 - изображение, показывающее другой пример количества символов в соответствии со схемой символьного преобразования в коротком режиме кодирования LDPC;

Фиг.16 - изображение, показывающее вариант воплощения каждого из модулей 131a и 131b преобразования символов, показанных на фиг.7;

Фиг.17 - изображение, показывающее другой вариант воплощения каждого из модулей 131a и 131b преобразования символов;

Фиг.18 - изображение, показывающее другой вариант воплощения модуля преобразования символов;

Фиг.19 - изображение, показывающее другой вариант воплощения каждого из модулей 131a и 131b преобразования символов;

Фиг.20 - изображение, показывающее концепцию чередования битов посредством модулей 1312a и 1312b чередования битов;

Фиг.21 иллюстрирует другой пример модулей чередования битов, которые выполняют чередование;

Фиг.22 иллюстрирует смещение, используемое при чередовании битов в соответствии со способом символьного преобразования;

Фиг.23 - изображение, показывающее первый пример количества строк и столбцов блоков памяти модулей 1312a и 1312b чередования битов в соответствии с типами модулей 1315a и 1315b преобразования символов;

Фиг.24 - изображение, показывающее второй пример количества строк и столбцов блоков памяти модулей 1312a и 1312b чередования битов в соответствии с типами модулей 1315a и 1315b преобразования символов;

Фиг.25 - схема, показывающая концепцию другого варианта воплощения чередования модуля чередования битов;

Фиг.26 - изображение, показывающее другой вариант воплощения чередования битов;

Фиг.27 - изображение, показывающее другой вариант воплощения чередования битов;

Фиг.28 - изображение, показывающее другой вариант воплощения чередования битов;

Фиг.29 - изображение, показывающее концепцию демультиплексирования входных битов демультиплексоров 1313a и 1313b;

Фиг.30 - изображение, показывающее вариант воплощения демультиплексирования входного потока демультиплексором;

Фиг.31 - изображение, показывающее пример типа демультиплексирования в соответствии со способом символьного преобразования;

Фиг.32 - изображение, показывающее вариант воплощения демультиплексирования входного битового потока в соответствии с типом демультиплексирования;

Фиг.33 - изображение, показывающее тип демультиплексирования, который определяется в соответствии с кодовой скоростью кодирования с коррекцией ошибок и способом символьного преобразования;

Фиг.34 - изображение, показывающее пример выражения способа демультиплексирования посредством уравнения;

Фиг.35 - изображение, показывающее пример преобразования символа посредством модуля преобразования символов;

Фиг.36 - изображение, показывающее пример кодера сигнала многолучевого распространения;

Фиг.37 - изображение, показывающее вариант воплощения модулятора;

Фиг.38 - изображение, показывающее вариант воплощения аналогового процессора 160;

Фиг.39 - изображение, показывающее вариант воплощения устройства приема сигнала, способного принимать сигнальный кадр;

Фиг.40 - изображение, показывающее вариант воплощения приемника сигнала;

Фиг.41 - изображение, показывающее вариант воплощения демодулятора;

Фиг.42 - изображение, показывающее декодер сигнала многолучевого распространения;

Фиг.43 - изображение, показывающее вариант воплощения анализатора кадра;

Фиг.44 - изображение, показывающее вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов;

Фиг.45 - изображение, показывающее другой вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов;

Фиг.46 - изображение, показывающее другой вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов;

Фиг.47 - изображение, показывающее другой вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов;

Фиг.48 - изображение, показывающее вариант воплощения мультиплексирования демультиплексированного подпотока;

Фиг.49 - изображение, показывающее пример модуля декодирования и демодуляции;

Фиг.50 - изображение, показывающее вариант воплощения выходного процессора;

Фиг.51 - изображение, показывающее другой вариант воплощения устройства передачи сигнала для передачи сигнального кадра;

Фиг.52 - изображение, показывающее другой вариант воплощения устройства приема сигнала для приема сигнального кадра;

Фиг.53 - изображение, показывающее вариант воплощения структуры первого контрольного сигнала;

Фиг.54 - изображение, показывающее вариант воплощения обнаружения сигнала преамбулы, показанного на фиг.53, и оценки временного смещения и частотного смещения;

Фиг.55 - изображение, показывающее другой вариант воплощения структуры первого контрольного сигнала;

Фиг.56 - изображение, показывающее вариант воплощения обнаружения первого контрольного сигнала, показанного на фиг.55, и измерения временного смещения и частотного смещения;

Фиг.57 - изображение, показывающее вариант воплощения обнаружения первого контрольного сигнала и измерения временного смещения и частотного смещения с использованием обнаруженного результата;

Фиг.58 - изображение, показывающее вариант воплощения способа передачи сигнала;

Фиг.59 - изображение, показывающее вариант воплощения способа приема сигнала; и

Фиг.60 - блок-схема последовательности операций, иллюстрирующая вариант воплощения идентификации первого контрольного сигнала и оценки смещения в процессе демодуляции.

Фиг.61 иллюстрирует другой пример способа передачи и приема сигналов в соответствии с настоящим изобретением.

Фиг.62 - изображение, показывающее другой вариант воплощения устройства для передачи сигнала;

Фиг.63 - изображение, показывающее вариант воплощения кодера 1303 информации;

Фиг.64 - изображение, показывающее другой вариант воплощения устройства для приема сигнала;

Фиг.65 - изображение, показывающее подробный вариант воплощения декодирования информации уровня 1 и информации уровня 2; и

Фиг.66 - блок-схема последовательности операций, иллюстрирующая способ передачи и приема сигнала.

Предпочтительный вариант воплощения изобретения

Теперь будут подробно описаны предпочтительные варианты воплощения настоящего изобретения, примеры которых проиллюстрированы на сопроводительных чертежах. Везде, где возможно, одни и те же номера для ссылок будут использоваться на всех чертежах для обозначения одних и тех же или сходных частей.

В последующем описании термин "служба" обозначает либо информационное содержание широковещания, которое может быть передано/принято устройством передачи/приема сигнала, либо предоставление информационного содержания.

Перед описанием устройства для передачи и приема сигнала в соответствии с вариантом воплощения настоящего изобретения будет описан сигнальный кадр, который передается и принимается устройством для передачи и приема сигнала в соответствии с вариантом воплощения настоящего изобретения.

Фиг.1 показывает сигнальный кадр для передачи службы в соответствии с вариантом воплощения настоящего изобретения.

Сигнальный кадр, показанный на фиг.1, показывает иллюстративный сигнальный кадр для передачи службы широковещания, включающей в себя аудио/видео (A/V) потоки. В этом случае одна служба мультиплексируется во временных и частотных каналах, и мультиплексированная служба передается. Упомянутая выше схема передачи сигнала называется схемой частотно-временного разделения (TFS). По сравнению со случаем, в котором одна служба передается только по одному радиочастотному (RF) диапазону, устройство передачи сигнала в соответствии с вариантом воплощения настоящего изобретения передает службу сигнала через по меньшей мере один радиочастотный диапазон (возможно, несколько радиочастотных диапазонов), и тем самым оно может достичь эффекта статистического мультиплексирования, имея возможность передавать еще много служб. Устройство передачи/приема сигнала передает/принимает одну службу по нескольким радиочастотным каналам, и тем самым оно может достичь эффекта частотного разнесения.

Службы с первой по третью (службы 1-3) передаются по четырем радиочастотным диапазонам (RF1-RF4). Однако это количество радиочастотных диапазонов и это количество служб раскрыто только в иллюстративных целях, таким образом, при необходимости могут быть использованы другие количества. Два опорных сигнала (то есть первый контрольный сигнал (P1) и второй контрольный сигнал (P2)) располагаются в начальной части сигнального кадра. Например, в случае диапазона RF1 первый контрольный сигнал (P1) и второй контрольный сигнал (P2) располагаются в начальной части сигнального кадра. Диапазон RF1 включает в себя три слота, соответствующие службе 1, два слота, соответствующие службе 2, и один слот, соответствующий службе 3. Слоты, соответствующие другим службам, также могут быть расположены в других слотах (слоты 4-17), расположенных после одного слота, соответствующего службе 3.

Диапазон RF2 включает в себя первый контрольный сигнал (P1), второй контрольный сигнал (P2) и другие слоты 13-17. Кроме того диапазон RF2 включает в себя три слота, соответствующие службе 1, два слота, соответствующие службе 2, и один слот, соответствующий службе 3.

Службы 1-3 мультиплексируются и затем передаются по диапазонам RF3 и RF4 в соответствии со схемой частотно-временного разделения (TFS). Схема модуляции для передачи сигнала может быть основана на схеме мультиплексирования с ортогональным частотным разделением сигналов (OFDM).

В сигнальном кадре индивидуальные службы сдвигаются по радиочастотным диапазонам (в случае, когда в сигнальном кадре имеется множество радиочастотных диапазонов) и оси времени.

Если сигнальные кадры, равные упомянутому выше сигнальному кадру, последовательно упорядочиваются по времени, из нескольких сигнальных кадров может быть составлен суперкадр. Будущий кадр расширения также может быть расположен среди нескольких сигнальных кадров. Если будущий кадр расширения располагается среди нескольких сигнальных кадров, суперкадр может быть завершен в будущем кадре расширения.

Фиг.2 показывает первый контрольный сигнал (P1) содержащийся в сигнальном кадре, показанном на фиг.1, в соответствии с вариантом воплощения настоящего изобретения.

Первый контрольный сигнал P1 и второй контрольный сигнал P2 располагаются в начальной части сигнального кадра. Первый контрольный сигнал P1 модулируется посредством режима 2K FFT и может передаваться одновременно, включая в себя защитный интервал 1/4. На фиг.2 диапазон с шириной 7,61 МГц первого контрольного сигнала P1 включает в себя диапазон с шириной 6,82992 МГц. Первый контрольный сигнал использует 256 несущих из 1705 активных несущих. В среднем используется одна активная несущая из каждых шести несущих. Интервалы носителя данных могут быть нерегулярно размещены в порядке 3, 6 и 9. На фиг.2 сплошная линия указывает местоположение используемой несущей, тонкая пунктирная линия указывает местоположение неиспользуемой несущей, и штрихпунктирная линия указывает центральное местоположение неиспользуемой несущей. В первом контрольном сигнале используемая несущая может быть преобразована в символ посредством двоичной фазовой манипуляции (BPSK), и может быть модулирована псевдослучайная битовая последовательность (PRBS). Размер преобразования FFT, используемый для второго контрольного сигнала, может быть обозначен несколькими последовательностями PRBS.

Устройство приема сигнала обнаруживает структуру контрольного сигнала и распознает частотно-временное разделение (TFS) с использованием обнаруженной структуры. Устройство приема сигнала получает размер преобразования FFT второго контрольного сигнала, компенсирует грубое частотное смещение сигнала приема и приобретает синхронизацию по времени.

В первом контрольном сигнале могут быть установлены тип передачи сигнала и параметр передачи.

Второй контрольный сигнал P2 может быть передан с таким же размером преобразования FFT и интервалом защиты, как у символа данных. Во втором контрольном сигнале одна несущая используется как несущая контрольного сигнала с интервалом в три несущие. Устройство приема сигнала компенсирует точное смещение частотной синхронизации с использованием второго контрольного сигнала и выполняет точную синхронизацию по времени. Второй контрольный сигнал передает информацию первого уровня (L1) из уровней модели взаимодействия открытых систем (OSI). Например, второй контрольный сигнал может включать в себя физический параметр и информацию построения кадра. Второй контрольный сигнал передает значение параметра, посредством которого приемник может получить доступ к потоку службы канала физического уровня (PLP).

Информация уровня L1 (уровня 1), содержащаяся во втором контрольном сигнале P2, является следующей.

Информация уровня 1 (L1) включает в себя индикатор длины, указывающий длину данных, включающих в себя информацию L1, и, таким образом она может легко использовать каналы сигнализации уровней 1 и 2 (L1 и L2). Информация уровня 1 (L1) включает в себя индикатор частоты, длину защитного интервала, максимальное количество блоков упреждающей коррекции ошибок (FEC) для каждого кадра, соответствующего индивидуальным физическим каналам, и количество фактических блоков FEC, которые будут содержаться в буфере блоков FEC, соответствующем текущему/предыдущему кадру в каждом физическом канале. В этом случае индикатор частоты указывает информацию частоты, соответствующую радиочастотному каналу.

Информация уровня 1 (L1) может включать в себя множество информации, соответствующей индивидуальным слотам. Например, информация уровня 1 (L1) включает в себя количество кадров, соответствующих службе, начальный адрес слота, имеющего точность несущей OFDM, содержащейся в символе OFDM, длину слота, слоты, соответствующие несущей OFDM, количество битов дополнения в последней несущей OFDM, информацию модуляции службы, информацию скорости режима службы и информацию схемы с множественным входом и множественным выходом (MIMO).

Информация уровня 1 (L1) может включать в себя идентификатор соты, флаг для такой службы, как служба сообщений уведомления (например, экстренных сообщений), количество текущих кадров и количество дополнительных битов для будущего использования. В этом случае идентификатор соты указывает область широковещания, передаваемую передатчиком широковещания.

Второй контрольный сигнал P2 выполнен с возможностью выполнять оценку канала для декодирования символа, содержащегося в сигнале P2. Второй контрольный сигнал P2 может использоваться в качестве начального значения для оценки канала для следующего символа данных. Второй контрольный сигнал P2 также может передавать информацию уровня 2 (L2). Например, второй контрольный сигнал может описать информацию, соответствующую службе передачи в информации уровня 2 (L2). Устройство передачи сигнала декодирует второй контрольный сигнал, чтобы получить информацию службы, содержащуюся в кадре с частотно-временным разделением (TFS), и может эффективно выполнить сканирование канала. Тем временем эта информация уровня 2 (L2) может быть включена в особый канал PLP кадра TFS. В соответствии с другим случаем информация уровня L2 может быть включена в особый канал PLP, и информация описания службы также может быть передана в особом канале PLP.

Например, второй контрольный сигнал может включать в себя два символа OFDM режима 8K FFT. В общем случае второй контрольный сигнал может являться любым элементом из множества, содержащего один символ OFDM режима 32K FFT, один символ OFDM режима 16K FFT, два символа OFDM режима 8K FFT, четыре символа OFDM режима 4K FFT и восемь символов OFDM режима 2K FFT.

Другими словами, один символ OFDM, имеющий размер большого FFT, или несколько символов OFDM, каждый из которых имеет размер маленького FFT, может содержаться во втором контрольном сигнале P2, и, таким образом, может поддерживаться емкость, которая может быть передана в контрольном сигнале.

Если информация, которая должна быть передана во втором контрольном сигнале, превышает емкость символа OFDM второго контрольного сигнала, могут дополнительно использоваться символы OFDM после второго контрольного сигнала. Информация уровня L1 (уровня 1) и уровня L2 (уровня 2), содержащаяся во втором контрольном сигнале, кодируется с помощью кода с коррекцией ошибок и затем подвергается чередованию, и, таким образом, восстановление данных выполняется, хотя происходят импульсные помехи.

Как описано выше, информация уровня L2 также может быть включена в особый канал PLP, передающий информацию описания службы.

Фиг.3 показывает сигнальное окно в соответствии с настоящим изобретением. Кадр с частотно-временным разделением (TFS) иллюстрирует концепцию смещения для служебных сигналов. Информация уровня 1 (L1), содержащаяся во втором контрольном сигнале, включает в себя информацию построения кадра и информацию физического уровня, требуемую устройством приема сигнала, декодирующим символ данных. Таким образом, если информация последующих символов данных, расположенных после второго контрольного сигнала, содержится во втором контрольном сигнале и передается результирующий второй контрольный сигнал, устройство приема сигнала может быть не способно немедленно декодировать упомянутые выше последующие символы данных из-за времени декодирования второго контрольного сигнала.

Таким образом, как показано на фиг.3, информация уровня L1, содержащаяся во втором контрольном сигнале (P2), включает в себя информацию размера одного кадра с частотно-временным разделением (TFS) и включает в себя информацию, содержащуюся в сигнальном окне в местоположении, отстоящем от второго контрольного сигнала на смещение сигнального окна.

Тем временем, чтобы выполнить оценку канала символа данных, создающего службу, символ данных может включать в себя контрольный сигнал рассеяния и непрерывный контрольный сигнал.

Далее будет описана система передачи/приема сигнала, которая может передавать/принимать сигнальные кадры, показанные на фиг.1-3. Индивидуальные службы могут быть переданы и приняты по нескольким радиочастотным каналам. Тракт для передачи каждой из служб или поток, передаваемый через этот тракт, называется каналом PLP. Канал PLP может быть распределен среди разделенных по времени слотов в нескольких радиочастотных каналах или одном радиочастотном диапазоне. Этот сигнальный кадр может передавать разделенный по времени канал PLP на по меньшей мере одном радиочастотном канале. Другими словами, один канал PLP может быть передан через по меньшей мере один радиочастотный канал с разделенными по времени областями. В дальнейшем будут раскрыты системы передачи/приема сигнала, передающие/принимающие сигнальный кадр через по меньшей мере один радиочастотный диапазон.

Фиг.4 является блок-схемой, иллюстрирующей устройство для передачи сигнала в соответствии с одним вариантом воплощения настоящего изобретения. На фиг.4 показано, что устройство передачи сигнала включает в себя входной процессор 110, модуль 120 кодирования и модуляции, модуль 130 построения кадров, кодер 140 MIMO/MISO, множество модуляторов (150a, ..., 150r) кодера 140 MIMO/MISO и множество аналоговых процессоров (160a, ..., 160r).

Входной процессор 110 принимает потоки, снабженные несколькими службами, формирует P кадров основной полосы частот (P - натуральное число), которые включают в себя информацию модуляции и кодирования, соответствующую трактам передачи индивидуальных служб, и выдает P кадров основной полосы частот.

Модуль 120 кодирования и модуляции принимает кадры основной полосы частот от входного процессора 110, выполняет кодирование канала и чередование над каждым из кадров основной полосы частот и выдает результат кодирования канала и чередования.

Модуль 130 построения кадров формирует кадры, которые передают кадры основной полосы частот, содержащиеся в P каналах PLP, по R радиочастотным каналам (где R - натуральное число), разделяет сформированные кадры и выдает разделенные кадры на тракты, соответствующие R радиочастотным каналам. Несколько служб могут быть мультиплексированы в одном радиочастотном канале по времени. Сигнальные кадры, сформированные модулем 130 построения кадров, могут включать в себя структуру с частотно-временным разделением (TFS), в которой служба мультиплексируется во временной и частотной областях.

Кодер 140 MIMO/MISO кодирует сигналы, которые должны быть переданы по R радиочастотным каналам, и выдает кодированные сигналы на тракты, соответствующие A антеннам (где A - натуральное число). Кодер 140 MIMO/MISO выдает кодированный сигнал, в котором сигнал, который должен быть передан по одному радиочастотному каналу, закодирован для A антенн таким образом, что сигнал передается/принимается в структуре MIMO (множественный вход и множественный выход) или MISO (множественный вход и один выход).

Модуляторы (150a, ..., 150r) модулируют сигналы частотной области, введенные через тракт, соответствующий каждому радиочастотному каналу, в сигналы временной области. Модуляторы (150a, ..., 150r) модулируют входные сигналы в соответствии со схемой мультиплексирования с ортогональным частотным разделением сигналов (OFDM) и выдают модулированные сигналы.

Аналоговые процессоры (160a, ..., 160r) преобразовывают входные сигналы в радиочастотные сигналы таким образом, что радиочастотные сигналы могут быть выданы на радиочастотные каналы.

Устройство передачи сигнала в соответствии с этим вариантом воплощения может включать в себя предопределенное количество модуляторов (150a, ..., 150r), соответствующее количеству радиочастотных каналов, и предопределенное количество аналоговых процессоров (160a, ..., 160r), соответствующее количеству радиочастотных каналов. Однако в случае использования схемы MIMO количество аналоговых процессоров должно быть равным произведению R (то есть, количества радиочастотных каналов) и A (то есть, количества антенн).

Фиг.5 является блок-схемой, иллюстрирующей входной процессор 110 в соответствии с вариантом воплощения настоящего изобретения. На фиг.5 показано, что входной процессор 110 включает в себя первый потоковый мультиплексор 111a, первый разделитель 113a службы и множество первых модулей (115a, ..., 115m) построения кадров основной полосы частот (BB). Входной процессор 110 включает в себя второй потоковый мультиплексор 111b, второй разделитель 113b службы и множество вторых модулей (115n, ..., 115p) построения кадров основной полосы частот (BB).

Например, первый потоковый мультиплексор 111a принимает несколько транспортных потоков (TS) MPEG-2, мультиплексирует принятые транспортные потоки MPEG-2 и выдает мультиплексированные транспортные потоки MPEG-2. Первый разделитель 113a службы принимает мультиплексированные потоки, разделяет входные потоки индивидуальных служб и выдает разделенные потоки. Как описано выше, при условии, что служба, передаваемая через тракт физического канала называется каналом PLP, первый разделитель 113a службы разделяет службу, которая должна быть передана по каждому каналу PLP, и выдает разделенную службу.

Первые модули (115a, ..., 115m) построения кадров BB формируют данные, содержащиеся в службе, которая должна быть передана по каждому каналу PLP, в виде отдельного кадра и выдают форматированные в виде отдельного кадра данные. Первые модули (115a, ..., 115m) построения кадров BB формируют кадр, включающий в себя заголовок и полезную нагрузку, снабженную данными службы. Заголовок каждого кадра может включать в себя информацию режима, основанную на модуляции и кодировании данных службы, и значение счетчика, основанное на тактовой частоте модулятора для синхронизации входных потоков.

Второй потоковый мультиплексор 111b принимает несколько потоков, мультиплексирует входные потоки и выдает мультиплексированные потоки. Например, второй потоковый мультиплексор 111b может мультиплексировать потоки протокола Интернета (IP) вместо транспортных потоков MPEG-2. Эти потоки могут быть инкапсулированы посредством схемы инкапсуляции потоков общего типа (GSE). Потоки, мультиплексированные вторым потоковым мультиплексором 111b, могут быть любыми потоками. Поэтому упомянутые выше потоки, отличающиеся от транспортных потоков MPEG-2, называются потоками общего типа (GS).

Второй разделитель 113b службы принимает мультиплексированные потоки общего типа, разделяет принятые потоки общего типа в соответствии с индивидуальными службами (то есть, типами канала PLP) и выдает разделенные потоки GS.

Вторые модули (115n, ..., 115p) построения кадров BB формируют данные службы, которые должны быть переданы по индивидуальным каналам PLP, в виде отдельного кадра, используемого как единица обработки сигнала, и выдает полученные в результате данные службы. При необходимости формат кадра, сформированного вторыми модулями (115n, ..., 115p) построения кадров BB, может быть таким же, как у первых модулей (115a, ..., 115m) построения кадров BB. Если требуется, также может быть предложен другой вариант воплощения. В другом варианте воплощения формат кадра, сформированного вторыми модулями (115n, ...., 115p) построения кадров BB, может отличаться от формата первых модулей (115a, ..., 115m) построения кадров BB. Заголовок транспортного потока MPEG-2 дополнительно включает в себя пакетную синхрогруппу, которая не содержится в потоке GS, что приводит к появлению разных заголовков.

Фиг.6 является блок-схемой, иллюстрирующей модуль кодирования и модуляции в соответствии с вариантом воплощения настоящего изобретения. Модуль кодирования и модуляции включает в себя первый кодер 121, первый модуль 123 чередования, второй кодер 125 и второй модуль 127 чередования.

Первый кодер 121 функционирует как внешний кодер входного кадра основной полосы частот и может выполнять кодирование с коррекцией ошибок. Первый кодер 121 выполняет кодирование с коррекцией ошибок входного кадра основной полосы частот с использованием схемы кодирования Боуза-Чоудхури-Хоквингхема (BCH). Первый модуль 123 чередования выполняет чередование закодированных данных таким образом, что он препятствует формированию пакета ошибок в сигнале передачи. Первый модуль 123 чередования может не содержаться в упомянутом выше варианте воплощения.

Второй кодер 125 функционирует как внутренний кодер или выходных данных первого кодера 121 или выходных данных первого модуля 123 чередования и может выполнять кодирование с коррекцией ошибок. В качестве схемы кодирования с коррекцией ошибок может быть использована схема кодирования с малой плотностью проверок на четность (LDPC). Второй модуль 127 чередования смешивает закодированные с коррекцией ошибок данные, сформированные вторым кодером 125, и выдает смешанные данные. Первый модуль 123 чередования и второй модуль 127 чередования могут выполнять побитное чередование.

Модуль 120 кодирования и модуляции имеет отношение к одному потоку канала PLP. Поток канала PLP кодируется с коррекцией ошибок и модулируется модулем 120 кодирования и модуляции и затем передается модулю 130 построения кадров.

Фиг.7 является блок-схемой, иллюстрирующей модуль построения кадров в соответствии с вариантом воплощения настоящего изобретения. На фиг.7 показано, что модуль 130 построения кадров принимает потоки нескольких трактов от модуля 120 кодирования и модуляции и размещает принятые потоки в одном сигнальном кадре. Например, модуль построения кадров может включать в себя первый модуль 131a преобразования и первый модуль 132a временного чередования в первом тракте, и может включать в себя второй модуль 131b преобразования и второй модуль 132b временного чередования во втором тракте. Количество входных трактов равно количеству каналов PLP для передачи службы или количеству потоков, передаваемых через каждый канал PLP.

Первый модуль 131a преобразования выполняет преобразование данных, содержащихся во входном потоке в соответствии с первой схемой символьного преобразования. Например, первый модуль 131a преобразования может выполнять преобразование входных данных с использованием схемы QAM (например, 16QAM, 64QAM и 256 QAM).

Если первый модуль 131a преобразования выполняет символьное преобразование, входные данные могут быть преобразованы в несколько видов символов в соответствии с несколькими схемами символьного преобразования. Например, первый модуль 131a преобразования классифицирует входные данные на блок кадра основной полосы частот и субблок кадра основной полосы частот. Индивидуальные классифицированные данные могут быть подвергнуты гибридному символьному преобразованию посредством по меньшей мере двух схем QAM (например, 16QAM и 64QAM). Поэтому данные, содержащиеся в одной службе, могут быть преобразованы в символы на основе разных схем символьного преобразования в индивидуальных интервалах.

Первый модуль 132a временного чередования принимает последовательность символов, преобразованных первым модулем 131a преобразования, и может выполнить чередование во временной области. Первый модуль 131a преобразования преобразует данные, которые содержатся в закодированном с коррекцией ошибок кадре, принятом от модуля 120 кодирования и модуляции 120, в символы. Первый модуль 132a временного чередования принимает последовательность символов, преобразованных первым модулем 131a преобразования, и чередует принятую последовательность символов по кадрам, закодированным с коррекцией ошибок.

Таким образом, модуль 131p преобразования с порядковым номером p или модуль 132p временного чередования с порядковым номером p принимает данные службы, которые будут переданы по каналу PLP с порядковым номером p, преобразует данные в символы в соответствии со схемой символьного преобразования с порядковым номером p. Преобразованные символы могут быть подвергнуты чередованию во временной области. Следует отметить, что эта схема символьного преобразования и эта схема чередования являются такими же, как у первого модуля 132a временного чередования и первого модуля 131a преобразования.

Схема символьного преобразования первого модуля 131a преобразования может быть такой же, как у модуля 131p преобразования с порядковым номером p, или другой. Первый модуль 131a преобразования и модуль 131p преобразования с порядковым номером p могут отобразить входные данные на индивидуальные символы с использованием одинаковых или разных гибридных схем символьного преобразования.

Данные модулей временного чередования, расположенные в индивидуальных трактах (то есть, данные службы, подвергнутые чередованию первым модулем 132a временного чередования, и данные службы, которые должны быть переданы по R радиочастотным каналам посредством модуля 132p временного чередования с порядковым номером p), подвергаются чередованию таким образом, что физический канал позволяет упомянутым выше данным чередоваться по нескольким радиочастотным каналам.

Вместе с потоками, принятыми по такому же количеству трактов, как количество каналов PLP, модуль 133 построения кадров TFS формирует сигнальный кадр TFS, такой как упомянутый выше сигнальный кадр, таким образом, что служба сдвигается по времени в соответствии с радиочастотными каналами. Модуль 133 построения кадров TFS разделяет данные службы, принятые по любому из трактов, и выдает данные службы, разделенные на данные R радиочастотных диапазонов в соответствии со схемой планирования сигнала.

Модуль 133 построения кадров TFS принимает первый контрольный сигнал и второй контрольный сигнал от модуля 135 служебных сигналов (обозначенного сигналом Ref/PL), размещает первый и второй контрольные сигналы в сигнальном кадре и вставляет сигнальный сигнал (L1 и L2) упомянутого выше физического уровня во второй контрольный сигнал. В этом случае первый и второй контрольные сигналы используются как начальные сигналы сигнального кадра, содержащегося в каждом радиочастотном канале из сигнального кадра TFS, принятого от модуля 135 служебных сигналов (сигнала Ref/PL). Как показано на фиг.2, первый контрольный сигнал может включать в себя тип передачи и основные параметры передачи, и второй контрольный сигнал может включать в себя физический параметр и информацию построения кадра. Кроме того, второй контрольный сигнал включает в себя сигнальный сигнал уровня L1 (уровня 1) и сигнальный сигнал уровня L2 (уровня 2).

R модулей (137a, ..., 137r) частотного чередования подвергают чередованию данные службы, которые должны быть переданы по соответствующим радиочастотным каналам сигнального кадра TFS, в частотной области. Модули (137a, ..., 137r) частотного чередования могут чередовать данные службы на уровне ячеек данных, содержащихся в символе OFDM.

Таким образом, данные службы, которые должны быть переданы по каждому радиочастотному каналу в сигнальном кадре TFS, обрабатываются с избирательным по частоте исчезновением таким образом, что они не могут быть потеряны в отдельной частотной области.

Фиг.8 является изображением, показывающим первый пример соотношения символов, когда модули 131a и 131b преобразования выполняют гибридное символьное преобразование. Эта фигура показывает количество битов, передаваемых одной поднесущей (ячейкой), если кодирование с коррекцией ошибок выполняется модулем кодирования и модуляции в нормальном режиме (длина закодированного с коррекцией ошибок кода составляет 64800 битов) кодирования с коррекцией ошибок LDPC.

Например, если модули 131a и 131b преобразования выполняют символьное преобразование с использованием схемы 256QAM, 64800 битов преобразуются в 8100 символов. Если модули 131a и 131b преобразования выполняют гибридное символьное преобразование (Hyb 128QAM) с использованием схем 256QAM и 64QAM с отношением 3:2, количество символов, преобразованных посредством схемы 256QAM, равно 4860, и количество символов, преобразованных посредством схемы 64QAM, равно 4320. Количество переданных битов на каждую поднесущую (ячейку) составляет 7,0588.

Если используется способ символьного преобразования 64QAM, входные данные могут быть преобразованы в 10800 символов, и могут быть переданы шесть битов на каждую ячейку. Если данные преобразуются в символы гибридным способом символьного преобразования 64QAM и 16QAM (64QAM:16QAM=3:2, Hyb32-QAM), одной поднесущей (ячейкой) могут быть переданы пять битов.

Если данные преобразуются в символы посредством способа 16QAM, данные преобразуются в 16200 символов, каждый из которых используется для передачи четырех битов.

Аналогичным образом, если данные преобразуются в символы посредством гибридного способа символьного преобразования 16QAM и QPSK (16QAM:QPSK=2:3, Hyb8-QAM), одной поднесущей (ячейкой) могут быть переданы три бита.

Если данные преобразуются в символы посредством способа QPSK, данные могут быть преобразованы в 32400 символов, каждый из которых используется для передачи двух битов.

Фиг.9 показывает способы символьного преобразования данных, закодированных посредством метода кодирования с коррекцией ошибок LDPC короткого режима (длина закодированного с коррекцией ошибок кода составляет 16200 битов), которые совпадают со способами символьного преобразования на фиг.8, и количество битов на каждую поднесущую в соответствии со способами символьного преобразования.

Количества битов, передаваемых поднесущей, равны количествам битов нормального режима (64800 битов) в соответствии с такими способами символьного преобразования, как 256QAM, Hyb 128QAM, 64QAM, Hyb 32QAM, 16QAM, Hyb8-QAM и QPSK, но общие количества переданных символов отличаются от нормального режима. Например, 16200 битов передаются посредством 2025 символов в схеме 256QAM, 16200 битов передаются посредством 1215 символов в соответствии со схемой 256QAM и 1080 символов в соответствии со схемой 64QAM (всего 2295 символов) в схеме Hyb 128QAM.

В соответствии с этим скорость передачи данных на каждую поднесущую (ячейку) для каждого канала PLP может быть скорректирована в соответствии с гибридным способом символьного преобразования или одиночным способом символьного преобразования.

Фиг.10 является изображением, показывающим количество символов и количество битов на каждое слово ячейки в соответствии со способом символьного преобразования в нормальном режиме кодирования LDPC. Если сигнальный кадр TFS включает в себя по меньшей мере один радиочастотный канал, символы, формирующие отдельный канал PLP, могут быть однородно распределены по радиочастотным каналам. Местоположения символов канала PLP, распределенных по радиочастотным каналам, могут адресоваться более эффективно. В соответствии с этим, когда устройство приема сигнала выбирает радиочастотные каналы, биты, используемые для адресации отдельного канала PLP, могут быть уменьшены.

На этом чертеже способ символьного преобразования, представленный посредством схемы 256QAM, указывает способ преобразования битов, формирующих один закодированный c коррекцией ошибок блок, в символы с отношением 256QAM:64QAM=8:1. В соответствии с этим способом символьного преобразования количество битов в одном закодированном с коррекцией ошибок блоке посредством способа 256QAM равно 57600, количество битов в одном закодированном с коррекцией ошибок блоке посредством способа 256QAM равно 1200, количество всех символов в блоке равно 8400, и количество битов на каждое слово ячейки равно 7,714285714.

Способ символьного преобразования, представленный посредством схемы Hyb 128QAM, указывает способ преобразования битов, формирующих один закодированный с коррекцией ошибок блок, в символы с отношением 256QAM:64QAM=8:7. В соответствии со способом символьного преобразования Hyb 128QAM количество всех символов в одном закодированном с коррекцией ошибок блоке равно 9600, и количество битов на каждое слово ячейки равно 6,75.

В соответствии со способом символьного преобразования, представленным схемой 64QAM, количество всех символов в одном закодированном с коррекцией ошибок блоке равно 10800, и количество битов на каждое слово ячейки равно 6.

Способ символьного преобразования, представленный схемой Hyb 32QAM, указывает способ преобразования битов, формирующих один закодированный с коррекцией ошибок блок в символы с отношением 64QAM:32QAM=5:4. В соответствии со способом символьного преобразования Hyb 32QAM количество всех символов в закодированном с коррекцией ошибок блоке равно 13200, и количество битов на каждое слово ячейки равно 4,9090909.

Способ символьного преобразования, представленный схемой 16QAM, указывает способ преобразования битов, формирующих один закодированный с коррекцией ошибок блок в символы с отношением 16QAM:QPSK=1:8. В соответствии со способом символьного преобразования 16QAM количество всех символов в одном закодированном с коррекцией ошибок блоке равно 15600, и количество битов на каждое слово ячейки равно 4,153846154.

Способ символьного преобразования, представленный схемой Hyb 8QAM, указывает способ преобразования битов, формирующих один закодированный с коррекцией ошибок блок в символы с отношением 16QAM:QPSK=2:1. В соответствии со способом символьного преобразования Hyb 8QAM количество всех символов в одном закодированном с коррекцией ошибок блоке равно 21600, и количество битов на каждое слово ячейки равно 3.

В соответствии со способом символьного преобразования, представленным схемой QPSK, количество всех символов в одном закодированном с коррекцией ошибок блоке равно 32400, и количество битов на каждое слово ячейки равно 2.

Когда символы, формирующие канал PLP, распределяются по радиочастотным каналам, коэффициент разнесения частотной области может быть максимизирован, когда количества символов, распределенных соответствующим радиочастотным каналам, равны. Если рассматривается максимум шесть радиочастотных каналов, наименьшее общее кратное чисел от 1 до 6 равно 60, и наибольший общий делитель количеств символов, преобразованных в один закодированный с коррекцией ошибок блок равен 1200. В соответствии с этим, если целое количество из 1200/60=20 символов распределяется каждому из радиочастотных каналов, символы могут быть однородно распределены по всем радиочастотным каналам. В этом случае, если 20 символов рассматриваются как одна группа и группа адресуется, накладные расходы адресации могут быть уменьшены на log2(20)=4,32 битов по сравнению со случаем, когда символы адресуются один за другим.

Фиг.11 является изображением, показывающим другой пример количества символов в соответствии со способом символьного преобразования в нормальном режиме кодирования LDPC. В примере этого чертежа в качестве способа символьного преобразования использовались способ 256QAM, использующий символы 256QAM и 64QAM (256QAM:64QAM=4:1), способ Hyb 128QAM, использующий символы 256QAM и 64QAM (256QAM:64QAM=8:7), способ 64QAM, способ Hyb 32QAM, использующие символы 64QAM и 8QAM символы (64QAM:8QAM=3:2), способ 16QAM, использующий символы 16QAM и QPSK (16QAM:QPSK=1:14), способ Hyb 8QAM, использующий символы 16QAM:QPSK=2:1, и способ QPSK. Наибольший общий делитель (НОД; GCD) количеств всех символов закодированного с коррекцией ошибок блока (нормальный режим) в соответствии со способами символьного преобразования равен 720. В соответствии с этим, если целое количество из 12 (=720/60) символов распределено для каждого из радиочастотных каналов, символы могут быть однородно распределены по всем радиочастотным каналам. В этом случае, если 12 символов рассматриваются как одна группа и группа адресуются, накладные расходы адресации могут быть уменьшены на log2(12)=3,58 битов по сравнению со случаем, когда символы адресуются один за другим. Устройство приема сигнала может собрать распределенные символы канала PLP посредством схемы адресации и получить поток службы канала PLP.

Фиг.12 является изображением, показывающим другой пример количества символов в соответствии со способом символьного преобразования в нормальном режиме кодирования LDPC. В примере на этом чертеже в качестве способа символьного преобразования использовались схема 256QAM, схема Hyb 128QAM, схема 64QAM, схема Hyb 32QAM, схема 16QAM, схема Hyb 8QAM и схема QPSK. Способ 256QAM символьного преобразования использует символы 256QAM и 64QAM (256QAM:64QAM=44:1), и способ Hyb 128QAM символьного преобразования использует символы 256QAM и 64QAM (256QAM:64QAM=28:17). Способ Hyb 32QAM использует символы 64QAM и 8QAM (64QAM:8QAM=3:2), способ 16QAM символьного преобразования использует символы 16QAM и QPSK (16QAM:QPSK=1:14), и способ Hyb 8QAM символьного преобразования использует символы 16QAM и QPSK (16QAM:QPSK=2:1). Наибольший общий делитель (GCD) количеств всех символов закодированного с коррекцией ошибок блока (нормальный режим) в соответствии со способом символьного преобразования равен 240. В соответствии с этим, если целое количество из 240/60=4 символов распределяется на каждый из радиочастотных каналов, символы могут быть однородно распределены по всем радиочастотным каналам. В этом случае, если четыре символа рассматриваются как одна группа и группа адресуются, накладные расходы адресации могут быть уменьшены на log2(4)=2 бита по сравнению со случаем, когда символы адресуются по одному. В соответствии с этим, даже когда количество радиочастотных каналов в сигнальном кадре является любым числом от 1 до 6, символы канала PLP могут быть однородно распределены по радиочастотным каналам.

Фиг.13 является изображением, показывающим количество символов в соответствии с символьным преобразованием в коротком режиме кодирования LDPC. Как описано выше, если символьное преобразование выполняется в соответствии с этим примером, символы канала PLP могут быть однородно распределены по радиочастотным каналам, и накладные расходы адресации символов канала PLP могут быть уменьшены. Способы символьного преобразования, показанные на этом чертеже, совпадают с показанными на фиг.10. Однако, поскольку количество битов в коротком режиме кодирования LDPC отличается от нормального режима, наибольший общий делитель (GDC) количеств всех символов закодированного с коррекцией ошибок блока (короткий режим) в соответствии со способам символьного преобразования равен 300 в отличие от фиг.10. В соответствии с этим, если целое количество из 300/60=5 символов распределяется на каждый из радиочастотных каналов, символы могут быть однородно распределены по всем радиочастотным каналам. В этом случае, если пять символов рассматриваются как одна группа и выполняется адресация группы, накладные расходы адресации могут быть уменьшены на log2(5) битов по сравнению со случаем, когда символы адресуются по одному. В соответствии с этим, в этом варианте воплощения экономятся log2(5) битов адресации, когда выполняется адресация разделенных символов канала PLP.

Фиг.14 является изображением, показывающим пример количества символов в соответствии со способом символьного преобразования в коротком режиме кодирования LDPC. Способы символьного преобразования на этом чертеже совпадают с показанными на фиг.11. В этом примере наибольший общий делитель (GCD) количеств всех символов закодированного с коррекцией ошибок блока (короткий режим) в соответствии со способами символьного преобразования равен 180, и это может использоваться для распределения символов канала PLP одного радиочастотного канала и для адресации распределенных символов. В этом варианте воплощения экономятся log2(3) битов адресации.

Фиг.15 является изображением, показывающим другой пример количества символов в соответствии со способом символьного преобразования в коротком режиме кодирования LDPC. Способы символьного преобразования на этом чертеже совпадают с показанными на фиг.12. В этом примере наибольший общий делитель (GCD) количеств всех символов закодированного с коррекцией ошибок блока (короткий режим) в соответствии со способами символьного преобразования равен 60. В этом варианте воплощения экономятся log2(1) битов адресации (то есть биты адресации не экономятся).

Фиг.16 является изображением, показывающим пример каждого из модулей 131a и 131b преобразования символов, показанных на фиг.7. Каждый из модулей 131a и 131b преобразования символов включает в себя первый модуль 1315a преобразования первого порядка, модуль 1315b преобразования второго порядка, модуль 1317 слияния символов и модуль 1318 слияния блока коррекции ошибок.

Анализатор 1311 битового потока принимает поток службы канала PLP от модуля кодирования и модуляции и разделяет принятый поток службы.

Модуль 1315a преобразования символов первого порядка преобразует биты потока службы, разделенные посредством способа символьного преобразования высокого порядка, в символы. Модуль 1315b преобразования символов второго порядка преобразует биты потока службы, разделенные посредством способа символьного преобразования низкого порядка, в символы. Например, в упомянутом выше примере, модуль 1315a преобразования символов первого порядка может преобразовывать битовый поток в символы в соответствии со схемой 256QAM, и модуль 1315b преобразования символов второго порядка может преобразовывать битовый поток в символы в соответствии со схемой 64QAM.

Модуль 1317 слияния символов объединяет выходные данные из модулей 1315a и 1315b преобразования символов в один поток символов и выдает поток символов. Модуль 1317 слияния символов может выдавать поток символов, включенный в один канал PLP.

Модуль 1318 слияния блока коррекции ошибок может выдавать один поток символов, объединенный посредством модуля 1317 слияния символов, в закодированном с коррекцией ошибок блоке кодовых блоков. Модуль 1318 слияния блока коррекции ошибок может выдавать блок символов таким образом, что закодированные с коррекцией ошибок кодовые блоки однородно распределяются по меньшей мере одному радиочастотному диапазону сигнального кадра TFS. Модуль 1318 слияния блока коррекции ошибок может выдавать блок символов таким образом, что длина блока символов закодированного с коррекцией ошибок блока нормального режима равна длине блока символов закодированного с коррекцией ошибок блока короткого режима. Например, четыре блока символов закодированного с коррекцией ошибок блока короткого режима могут быть объединены в один блок символов.

Модуль 1318 слияния блока коррекции ошибок может разделять поток символов в соответствии с общим кратным количества радиочастотных диапазонов, с тем чтобы модуль построения сигнальных кадров однородно размещал символы по радиочастотным диапазонам. Если максимальное количество радиочастотных диапазонов в сигнальном кадре равно 6, модуль 1318 слияния блока коррекции ошибок выдает блок символов таким образом, что общее количество символов может быть разделено на число 60, которое является общим кратным чисел 1, 2, 3, 4, 5 и 6.

Символы, включенные в выходной блок символов, могут быть размещены таким образом, чтобы они были однородно распределены по шести радиочастотным диапазонам. В соответствии с этим, хотя режим коррекции ошибок в соответствии с кодовой скоростью и способом символьного преобразования является объединенным, символы, формирующие канал PLP, однородно распределяются по радиочастотным диапазонам.

Фиг.17 является изображением, показывающим другой вариант воплощения каждого из модулей преобразования 131a и 131b символов. Вариант воплощения на этом чертеже аналогичен варианту воплощения на фиг.16 за исключением того, что в него дополнительно включены модуль 1316a калибровки мощности первого порядка и модуль 1316b калибровки мощности второго порядка.

Модуль 1316a калибровки мощности первого порядка калибрует мощность символов, преобразованных модулем 1315a преобразования символов первого порядка, в соответствии с размером совокупности и выдает калиброванные символы. Модуль 1316b калибровки мощности второго порядка калибрует мощность символов, преобразованных модулем 1315b преобразования символов второго порядка, в соответствии с размером совокупности и выдает калиброванные символы. В соответствии с этим, хотя способ символьного преобразования изменяется в одном канале PLP или изменяется в множестве каналов PLP, если мощность символа, полученного посредством способа символьного преобразования, корректируется в соответствии с размером совокупности, производительность приема сигнала для приемника может быть улучшена.

Модуль 1317 слияния символов объединяет символы, калиброванные модулями 1316a и 1316b калибровки мощности, и выдает один поток символов.

Фиг.18 является изображением, показывающим другой вариант воплощения модуля преобразования символов. В варианте воплощения на этой фигуре модуль преобразования символов включает в себя второй кодер 125 и второй модуль 127 чередования, включенные в модуль кодирования и модуляции. Таким образом, если используется этот вариант воплощения, модуль кодирования и модуляции может включать в себя только первый кодер 121, первый модуль 123 чередования и второй кодер 125.

Вариант воплощения модуля преобразования символов включает в себя анализатор 1311 битового потока, модуль 1312a чередования битов первого порядка, модуль 1312b чередования битов второго порядка, демультиплексор 1313a первого порядка, демультиплексор 1313b второго порядка, модуль 1315a преобразования символов первого порядка, модуль 1315b преобразования символов второго порядка и модуль 1317 слияния символов.

Когда второй кодер 125 выполняет кодирование LDPC с коррекцией ошибок, длина закодированного с коррекцией ошибок блока (например, длина в 64800 битов и длина в 16200 битов) может изменяться в соответствии с режимом LDPC. Если биты, включенные в закодированный с коррекцией ошибок блок, преобразуются в символы, возможности коррекции ошибок битов, включенных в слово ячейки, формирующее символ, могут изменяться в соответствии с местоположениями битов. Например, слово ячейки, которое является символом, может быть определено в соответствии с кодовой скоростью кодирования с коррекцией ошибок и способом символьного преобразования (является ли способ символьного преобразования способом символьного преобразования высокого порядка или способом символьного преобразования низкого порядка). Если код с коррекцией ошибок является кодом LDPC, возможности коррекции ошибок битов изменяются в соответствии с местоположениями битов в закодированном с коррекцией ошибок блоке. Например, надежности битов, закодированных в соответствии с характеристиками H-матрицы, используемой в способе нерегулярного кодирования LDPC с коррекцией ошибок, могут изменяться в соответствием с местоположениями битов. В соответствии с этим, порядок битов, формирующих слово ячейки, преобразованных в символ, изменяется таким образом, что корректируются возможности коррекции ошибок битов, которые являются слабыми по сравнению с коррекцией ошибок в закодированном с коррекцией ошибок блоке, и может быть скорректирована устойчивость против ошибок на уровне битов.

Сначала второй кодер 125, например, выполняет кодирование с коррекцией ошибок относительно потока, включенного в один канал PLP, посредством способа кодирования LDPC с коррекцией ошибок.

Анализатор 1311 битового потока принимает поток службы в соответствии с каналом PLP и разделяет принятый поток службы.

Модуль 1312a чередования битов первого порядка выполняет чередование битов, содержащихся в первом битовом потоке из разделенных потоков службы. Аналогичным образом модуль 1312b чередования битов второго порядка выполняет чередование битов, содержащихся во втором битовом потоке из разделенных потоков службы.

Модуль 1312a чередования битов первого порядка и модуль 1312b чередования битов второго порядка могут соответствовать второму модулю 127 чередования, используемому в качестве внутреннего модуля чередования. Способ чередования модуля 1312a чередования битов первого порядка и модуля 1312b чередования битов второго порядка будет описан позже.

Демультиплексор 1313a первого порядка и демультиплексор 1313b второго порядка демультиплексируют биты битовых потоков, подвергнутых чередованию посредством модуля 1312a чередования битов первого порядка и модуля 1312b чередования битов второго порядка. Демультиплексоры 1313a и 1313b делят входной битовый поток на битовые подпотоки, которые будут преобразованы на действительную ось и мнимую ось совокупности, и выдают битовые подпотоки. Модули 1315a и 1315b преобразования символов преобразуют битовые подпотоки, демультиплексированные демультиплексорами 1313a и 1313b, на соответствующие символы.

Модули 1312a и 1312b чередования битов и демультиплексоры 1313a и 1313b могут объединять характеристики кодового слова LDPC и характеристики надежности совокупности символьного преобразования в соответствии с совокупностью. Подробный вариант воплощения мультиплексоров 1313a и 1313b будет описан позже.

Модуль 1315a преобразования символов первого порядка выполняет символьное преобразование первого порядка, например, символьное преобразование высокого порядка, и модуль 1315b преобразования символов второго порядка выполняет символьное преобразование второго порядка, например, символьное преобразование низкого порядка. Модуль 1315a преобразования символов первого порядка преобразует битовые подпотоки, выданные из демультиплексора 1313 первого порядка, в символы, и модуль 1315b преобразования символов второго порядка преобразует битовые подпотоки, выданные из демультиплексора 1313b второго порядка, в символы.

Модуль 1317 слияния символов объединяет символы, преобразованные модулем 1315a преобразования символов первого порядка и модулем 1315b преобразования символов второго порядка, в один поток символов и выдает поток символов.

Как описано выше, в кодировании LDPC возможности коррекции ошибок битов могут быть изменены в соответствии с местоположениями битов в закодированном с коррекцией ошибок блоке. В соответствии с этим, если модуль чередования битов и демультиплексор управляются в соответствии с характеристиками кодера 125 LDPC таким образом, чтобы изменить порядок битов, формирующих слово ячейки, возможность коррекции ошибок на уровне битов может быть максимизирована.

Фиг.19 является изображением, показывающим другой вариант воплощения каждого из модулей 131a и 131b преобразования символов. Вариант воплощения на этом чертеже аналогичен варианту воплощения на фиг.18 за исключением того, что в него дополнительно включены модуль 1316a калибровки мощности первого порядка и модуль 1316b калибровки мощности второго порядка.

Модуль 1316a калибровки мощности первого порядка калибрует мощность символов, преобразованных модулем 1315a преобразования символов первого порядка, в соответствии с размером совокупности и выдает калиброванные символы. Модуль 1316b калибровки мощности второго порядка калибрует мощность символов, преобразованных модулем 1315b преобразования символов второго порядка, в соответствии с размером совокупности и выдает калиброванные символы. В соответствии с этим, хотя схема символьного преобразования изменяется в одном канале PLP или изменяется в множестве каналов PLP, если мощность символа корректируется в соответствии с размером совокупности, производительность приема сигнала может быть улучшена.

Модуль 1317 слияния символов объединяет символы, калиброванные модулями 1316a и 1316b калибровки мощности, и выдает один поток символов.

Фиг.20 является изображением, показывающим концепцию чередования битов посредством модулей 1312a и 1312b чередования битов, показанных на фиг.18 и 19.

Например, входные биты сохраняются в памяти в виде матрицы, имеющей предопределенное количество строк и столбцов, и считываются из нее. Когда входные биты сохраняются, сначала они сохраняются в первом столбце в направлении строк, и если первый столбец заполняется, биты сохраняются в другом столбце в направлении строк. Когда сохраненные биты считываются, они считываются в направлении столбцов, и если считаны все биты, сохраненные в первой строке, считываются биты в другой строке в направлении столбцов. Другими словами, когда биты сохраняются, они сохраняются по строкам таким образом, что столбцы заполняются последовательно. И когда сохраненные биты считываются, они считываются по столбцам последовательно от первой строки до последней строки. На этой фигуре MSB обозначает старший значащий бит, и LSB обозначает младший значащий бит.

Чтобы отобразить биты, закодированные с коррекцией ошибок с помощью кода LDPC, в символы с одной и той же длиной блока коррекции ошибок при различных кодовых скоростях, модули 1312a и 1312b чередования битов могут изменять количество строк и столбцов памяти в соответствии с типами модулей 1315a и 1315b преобразования символов.

Фиг.21 иллюстрирует другой пример модулей чередования битов, которые выполняют чередование. Если модули 1312a и 1312b чередования битов сохраняют биты по столбцам, они могут сохранять биты для формирования смещения местоположения, где сохраняются биты, в каждом столбце. Если модули 1312a и 1312b чередования битов считывают сохраненные биты по строкам, они могут сохранять столько битов, на сколько смещено местоположение, где считываются биты, в каждой строке.

В примере на фиг.21 жирные точки соответственно представляют местоположение смещения. Например, модули чередования битов сохраняют биты по столбцам. В первом столбце биты сохраняются с первой строки до n-й строки (n - количество строк памяти) в обычном порядке. Во втором столбце биты сохраняются со строки (обозначенной как строка с номером r1) с жирной точкой до n-й строки, и затем биты сохраняются с первой строки до строки с номером r1-1. В третьем столбце биты сохраняются со строки с номером r2 с жирной точкой до n-й строки, и затем биты сохраняются с первой строки до строки с номером r2-1. Таким образом, биты сохраняются в каждом столбце в соответствии с циклической адресацией строк со строки, сдвинутой на смещение местоположения сохранения.

Если модули 1312a и 1312b чередования битов считывают сохраненные биты, они считывают биты из каждой строки в соответствии с циклической адресацией столбцов из местоположения, сдвинутого на смещение. Например, в первой строке модули чередования битов считывают сохраненные биты с первого столбца до m-го столбца (m - количество столбцов памяти) в обычном порядке. Во второй строке модули чередования битов считывают сохраненные биты со столбца (обозначенного как столбец с номером C1) с жирной точкой до m-го столбца и затем с первого столбца до столбца с номером С1-1. В третьей строке модули чередования битов считывают сохраненные биты от столбца (обозначенного как столбец с номером C2) с жирной точкой до m-го столбца и считывают биты от первого столбца до столбца с номером С2-1 в соответствии с циклической адресацией столбцов.

Фиг.22 иллюстрирует смещение, используемое при чередовании битов в соответствии со способом символьного преобразования. nCol представляет количество столбцов памяти модуля чередования битов. Если способ символьного преобразования представляет собой схему QPSK, количество столбцов памяти может быть равно двум (2). Модуль чередования битов может сохранять и считывать биты с использованием смещения, соответствующего второй строке во втором столбце Col2.

Если способ символьного преобразования представляет собой схему 16QAM, количество столбцов памяти может быть равным четырем (4). Модуль чередования битов может сохранять и считывать биты в соответствии со смещением, соответствующим второй строке во втором столбце Col2, четвертой строке в третьем столбце Col3 и седьмой строке в четвертом столбце Col4.

Если способ символьного преобразования представляет собой схему 64QAM, количество столбцов памяти может быть равным шести (6). Модуль чередования битов может сохранять и считывать биты в соответствии со смещением, соответствующим второй строке во втором столбце Col2, пятой строке в третьем столбце Col3, девятой строке в четвертом столбце Col4, десятой строке в пятом столбце Col5 и тринадцатой строке в шестом столбце Col6.

Если способ символьного преобразования представляет собой схему 256QAM, количество столбцов памяти может быть равным восьми (8). Модуль чередования битов может сохранять и считывать биты в соответствии со смешением, соответствующим второй строке в третьем столбце Col3, четвертой строке в четвертом столбце Col4, четвертой строке в пятом столбце Col5, пятой строке в шестом столбце Col6, седьмой строке в седьмом столбце Col7 и седьмой строке в восьмом столбце Col8.

Как описано выше, количество столбцов в памяти модуля чередования битов изменяется в зависимости от способа символьного преобразования, и модуль чередования битов может сохранять и считывать биты посредством изменения смещения в зависимости от количества столбцов. Количество битов, включенных в один символ в соответствии со способом символьного преобразования, может быть идентичным количеству столбцов. В соответствии с этим, после считывания битов модуль чередования битов может отобразить считанные биты на один символ в соответствии со способом преобразования. В этом случае биты, преобразованные в символ, могут быть переставлены. Кроме того, хотя даже возможность коррекции ошибок битов в конкретном местоположении понижается в соответствии со способом коррекции ошибок символа, поскольку биты, преобразованные в символ, переставляются в модуле чередования битов, возможность коррекции ошибок способа коррекции ошибок символа может быть максимизирована.

Фиг.23 является изображением, показывающим пример количества строк и столбцов блоков памяти модулей 1312a и 1312b чередования битов в соответствии с типами модулей 1315a и 1315b преобразования символов, если режим кодирования LDPC является нормальным режимом.

Например, если модуль 1315a преобразования символов преобразует биты в символы схемы 256QAM, модуль 1312a чередования первого порядка выполняет чередование битов с помощью памяти, имеющей 8100 строк и 8 столбцов. Если символы преобразуются посредством схемы 64QAM, модуль 1312a чередования первого порядка выполняет чередование битов с помощью памяти, имеющей 10800 строк и 6 столбцов. Если символы преобразуются посредством схемы 16QAM, модуль 1312a чередования первого порядка выполняет чередование битов с помощью памяти, имеющей 16200 строк и 4 столбца.

Например, если модули 1315a и 1315b преобразования символов преобразуют биты в символы схемы Hyb 128QAM, модуль 1312a чередования первого порядка выполняет чередование битов с использованием памяти, имеющей 4860 строк и 8 столбцов, и модуль 1312b чередования второго порядка выполняет чередование битов с использованием памяти, имеющей 4320 строк и 6 столбцов.

Аналогичным образом, если модули 1315a и 1315b преобразования символов преобразуют символы посредством схемы Hyb 32QAM, модуль 1312a чередования первого порядка выполняет чередование битов с использованием памяти, имеющей 6480 строк и 6 столбцов, и модуль 1312b чередования второго порядка выполняет чередование битов с использованием памяти, имеющей 6480 строк и 4 столбца.

Фиг.24 является изображением, показывающим пример количества строк и столбцов блоков памяти модулей 1312a и 1312b чередования битов в соответствии с типами модулей 1315a и 1315b преобразования символов, если режим кодирования LDPC является коротким режимом.

Например, если модуль 1315a преобразования символов преобразует биты в символы схемы 256QAM, модуль 1312a чередования первого порядка выполняет чередованием битов с помощью памяти, имеющей 2025 строк и 8 столбцов. Если модули 1315a и 1315b преобразования символов преобразуют символы посредством схемы Hyb 128QAM, модуль 1312a чередования первого порядка выполняет чередование битов с использованием памяти, имеющей 1215 строк и 8 столбцов, и модуль 1312b чередования второго порядка выполняет чередование битов с использованием памяти, имеющей 1080 строк и 6 столбцов.

Если чередование битов выполняется относительно закодированного с коррекцией ошибок блока, местоположения битов в закодированном с коррекцией ошибок блоке могут быть изменены.

Фиг.25 является схемой, показывающей концепцию другого варианта воплощения чередования модуля чередования битов. В варианте воплощения, показанном на этом чертеже, когда биты записываются в память, они записываются в направлении столбцов. Когда записанные биты считываются, биты циклически сдвинутых местоположений считываются в направлении строк. В каждой строке биты, записанные в каждой строке, циклически сдвигаются. Если биты записываются или считываются посредством способа циклического сдвига относительно строки или столбца памяти, это называется чередованием битов со смещением. Этот вариант воплощения имеет отношение к способу чередования битов со смещением, использующему способ чтения битов после того, как биты сдвигаются на один столбец в направлении строки. Вместо того, чтобы сдвигать записанные биты в памяти, может быть сдвинута точка считывания битов в памяти или точка записи битов в памяти.

В этом варианте воплощения N обозначает длину закодированного с коррекцией ошибок блока, и C обозначает длину столбца. Когда биты записываются, они записываются в первом столбце (заштрихован) в порядке 1, 2, 3, 4, ... и C, и биты записываются во втором столбце в порядке C+1, C+2, C+3, ...

Записанные биты сдвигаются в направлении строки столбец за столбцом.

Если записанные биты считываются, сдвинутые биты считываются в направлении строк. Например, в этом варианте воплощения биты считываются в первой строке в порядке 1, C+1, ..., и биты считываются во второй строке в порядке X1, 2, C+2, ... (X1 представляет собой бит в первом столбце второй строки). Биты считываются строка за строкой, и считываются циклически сдвинутые биты. Безусловно, вместо сдвига записанных битов в памяти может сдвигаться точка считывания записанных в памяти битов.

Фиг.26 является изображением, показывающим другой вариант воплощения чередования битов. В этом варианте воплощения N обозначает длину закодированного с коррекцией ошибок блока, и C обозначает длину столбца. Когда биты записываются, они записываются в первом столбце в порядке 1, 2, 3, 4, ..., C-1 и C, и биты записываются во втором столбце в порядке C+1, C+2, C+3, ... .

Записанные биты дважды сдвигаются в направлении строк через два столбца. Если записанные биты читаются, биты, циклически сдвинутые на два столбца, считываются в направлении столбцов в каждой строке. Этот способ можно назвать способом чередования битов с двойным смещением.

Фиг.27 является изображением, показывающим другой вариант воплощения чередования битов. В этом варианте воплощения N обозначает длину закодированного с коррекцией ошибок блока, и C обозначает длину столбца. Биты записываются в первом столбце в порядке 1, 2, 3, 4, ..., C-1 и C, и биты записываются во втором столбце в порядке C+1, C+2, C+3.

Когда записанные биты считываются, в первой области строк биты могут считываться посредством способа чередования битов со смещением.

Во второй области строк биты могут считываться посредством способа чередования с двойным смещением.

В третьей области строк биты могут считываться посредством способа чередования битов со смещением.

Если биты чередуются посредством по меньшей мере одного способа из способа чередования битов со смещением и способа чередования с двойным смещением, биты в закодированном с коррекцией ошибок блоке могут быть смешаны более случайно.

Фиг.28 является изображением, показывающим другой вариант воплощения чередования битов. В качестве другого варианта воплощения чередования битов разное чередование битов может быть выполнено относительно закодированных с коррекцией ошибок информационных битов и битов проверки на четность.

Например, в процессе кодирования с коррекцией ошибок (например, в процессе кодирования LDPC с коррекцией ошибок) информационные биты подвергаются чередованию, как показано на фиг.21 и 22. Если биты записываются и считываются в каждом столбце относительно информационных битов, чередование битов может быть выполнено в соответствии со смещением местоположения начала для записи и чтения битов в каждом столбце.

В процессе кодирования с коррекцией ошибок биты проверки на четность подвергаются чередованию посредством схемы со сдвигом в соответствии с по меньшей мере одной из схем, показанных на фиг.25-27. Биты проверки на четность записываются в каждом столбце, и затем строки сдвигаются. Таким образом, биты, записанные в строках, могут быть сдвинуты посредством предопределенного местоположения. Сдвинутые биты считываются вдоль каждой строки. Записанные биты проверки на четность могут включать в себя по меньшей мере одну область из области строк со сдвигом и области строк с двойным сдвигом.

Если чередование битов выполняется относительно битов проверки на четность описанным выше способом, производительность декодирования битов проверки на четность может быть улучшена. Например, биты проверки на четность матрицы проверки на четность, используемой в процессе кодирования с коррекцией ошибок, такого как структурированное кодирование LDPC, могут иметь двойную матричную форму. Однако, если биты проверки на четность с низкой надежностью являются последовательными в матрице проверки на четность, производительность декодирования с коррекцией ошибок может ухудшиться. В соответствии с этим, если чередование битов выполняется относительно битов проверки на четность описанным выше способом, производительность декодирования с коррекцией ошибок может быть улучшена.

Теперь будет описан вариант воплощения процесса кодирования, способного справляться с появлением ошибок относительно по меньшей мере одной информации из информации уровня 1 и информации уровня 2, которые передаются/принимаются.

Фиг.29 является изображением, показывающим концепцию мультиплексирования входных битов для демультиплексоров 1313a и 1313b.

Модули 1312a и 1312b чередования битов выполняют чередование входных битов x0, x1, ... и xn-1 и выдают чередованные биты. Способ чередования уже описан выше.

Демультиплексоры 1313a и 1313b выполняют демультиплексирование потоков чередованных битов. Способ демультиплексирования может изменяться в соответствии с кодовой скоростью способа кодирования с коррекцией ошибок и способа символьного преобразования модуля преобразования символов. Если способ символьного преобразования модуля преобразования символов представляет собой схему QPSK, входные биты, например, демультиплексируются на два подпотока, и модуль преобразования символов преобразует два подпотока в символы, чтобы они соответствовали действительной оси и мнимой оси совокупности. Например, первый бит y0 демультиплексированного первого подпотока соответствует действительной оси, и первый бит y1 демультиплексированного второго подпотока соответствует мнимой оси.

Если способ символьного преобразования модуля преобразования символов представляет собой схему 16QAM, входные биты, например, демультиплексируются на четыре подпотока. Модуль преобразования символов выбирает биты, включенные в четыре подпотока, и преобразует выбранные биты в символы, чтобы они соответствовали действительной оси и мнимой оси совокупности.

Например, биты y0 и y2 демультиплексированных первого и третьего подпотоков соответствуют действительной оси, и биты y1 и y3 демультиплексированных второго и четвертого подпотоков соответствуют мнимой оси.

Аналогичным образом, если способ символьного преобразования модуля преобразования символов представляет собой схему 64QAM, входные биты могут быть демультиплексированы на шесть битовых потоков. Модуль преобразования символов преобразует шесть подпотоков в символы, чтобы они соответствовали действительной оси и мнимой оси совокупности. Например, биты y0, y2 и y4 демультиплексированных первого, третьего и пятого подпотоков соответствуют действительной оси, и биты y1, y3 и y5 демультиплексированных второго, четвертого и шестого подпотоков соответствуют мнимой оси.

Аналогичным образом, если способ символьного преобразования модуля преобразования символов представляет собой схему 256QAM, входные биты могут быть демультиплексированы на восемь битовых потоков. Модуль преобразования символов преобразует восемь подпотоков в символы, чтобы они соответствовали действительной оси и мнимой оси совокупности. Например, биты y0, y2, y4 и y6 демультиплексированных первого, третьего, пятого и седьмого подпотоков соответствуют действительной оси, и биты y1, y3, y5 и y7 демультиплексированных второго, четвертого, шестого и восьмого подпотоков соответствуют мнимой оси.

Если модуль преобразования символов преобразует символы, подпотоки, демультиплексированные посредством демультиплексора, могут быть преобразованы в битовые потоки действительной оси и мнимой оси совокупности.

Описанные выше способ чередования битов, способ демультиплексирования и способ символьного преобразования являются иллюстративными, и в качестве способа выбора битов в подпотоках могут использоваться различные методы, чтобы подпотоки, демультиплексированные посредством демультиплексора, могли соответствовать действительной оси и мнимой оси совокупности.

Слово ячейки, преобразованное в символы, может изменяться в соответствии с любым закодированным с коррекцией ошибок битовым потоком в соответствии с кодовой скоростью, способом чередования битовых потоков, способом демультиплексирования и способом символьного преобразования. Старший значащий бит (MSB) слова ячейки выше младшего значащего бита слова ячейки по надежности декодирования с коррекцией ошибок. Хотя надежность бита с отдельным местоположением закодированного с коррекцией ошибок блока является низкой, надежность бита может быть улучшена посредством процесса обратного символьного преобразования, если бит слова ячейки размещается в старшем значащем бите (MSB) или близко к старшему значащему биту (MSB).

В соответствии с этим, хотя надежность бита, закодированного в соответствии с характеристиками H-матрицы, используемой в способе кодирования с коррекцией ошибок с нерегулярным кодом LDPC, изменяется, бит может быть надежно передан/принят посредством процесса символьного преобразования и обратного символьного преобразования, и системная производительность может быть скорректирована.

Фиг.30 является изображением, показывающим вариант воплощения демультиплексирования входного потока посредством демультиплексора.

Если способ символьного преобразования представляет собой схему QPSK, два бита преобразуются в один символ, и два бита одного блока символа демультиплексируются в порядке индексов битов (индексы 0 и 1 для b).

Если способ символьного преобразования представляет собой схему 16QAM, 4 бита преобразуются в один символ, и четыре бита одного блока символа демультиплексируются в соответствии с результатом вычисления деления по модулю 4 индексов битов (индексы 0, 1, 2 и 3 для b).

Если способ символьного преобразования представляет собой схему 64QAM, 6 битов преобразуются в один символ, и шесть битов одного блока символа демультиплексируются в соответствии с результатом вычисления деления по модулю 6 индексов битов (индексы 0, 1, 2, 3, 4 и 5 для b).

Если способ символьного преобразования представляет собой схему 256QAM, 8 битов преобразуются в один символ, и восемь битов одного блока символа демультиплексируются в соответствии с результатом вычисления деления по модулю 8 индексов битов (индексы 0, 1, 2, 3, 4, 5, 6 и 7 для b).

Порядок демультиплексирования подпотоков является иллюстративным и может быть изменен.

Фиг.31 является изображением, показывающим пример типа демультиплексирования в соответствии со способом символьного преобразования. Способ символьного преобразования включает в себя схемы QPSK, 16QAM, 64QAM и 256QAM, и тип демультиплексирования включает в себя типы с первого по шестой.

Первый тип представляет собой пример, в котором входные биты последовательно соответствуют четным индексам (0, 2, 4, 8, ...) (или действительной оси совокупности) и последовательно соответствуют нечетным индексам (1, 3, 5, 7, ...) (или мнимой оси совокупности). В дальнейшем демультиплексирование битов первого типа может быть представлено идентификатором 10 демультиплексирования (двоичное число 1010; местоположение 1 представляет собой местоположение старшего значащего бита (MSB), соответствующего действительной оси и мнимой оси совокупности).

Второй тип представляет собой пример, в котором демультиплексирование выполняется в обратном порядке относительно первого типа, то есть младший значащий бит (LSB) входных битов последовательно соответствует четным индексам (6, 4, 2, 0) (или действительной оси совокупности) и нечетным индексам (1, 3, 5, 7, ...) (или мнимой оси совокупности). В дальнейшем демультиплексирование битов второго типа может быть представлено идентификатором 5 демультиплексирования (двоичное число 0101).

Третий тип представляет собой пример, в котором входные биты размещены таким образом, что биты обоих концов кодового слова становятся старшим значащим битом (MSB). Входные биты перестраиваются таким образом, чтобы заполнять кодовое слово с обоих концов кодового слова. В дальнейшем демультиплексирование битов третьего типа может быть представлено идентификатором 9 демультиплексирования (двоичное число 1001).

Четвертый тип представляет собой пример, в котором входные биты упорядочиваются таким образом, что средний бит кодового слова становится старшим значащим битом (MSB). Входные биты сначала заполняются в среднем местоположении кодового слова, и остающиеся биты затем перестраиваются к обоим концам кодового слова в порядке входных битов. В дальнейшем демультиплексирование битов четвертого типа может быть представлено идентификатором 0110 демультиплексирования (двоичное число 0110).

Пятый тип представляет собой пример, в котором биты демультиплексируются таким образом, что последний бит кодового слова становится старшим значащим битом (MSB), и его первый бит становится младшим значащим битом (LSB), и шестой тип представляет собой пример, в котором биты перестраиваются таким образом, что первый бит кодового слова становится старшим значащим битом (MSB), и его последний бит становится младшим значащим битом (LSB). В дальнейшем демультиплексирование битов пятого типа может быть представлено идентификатором 3 демультиплексирования (двоичное число 0011), и демультиплексирование битов шестого типа может быть представлено идентификатором 12 демультиплексирования (двоичное число 1100).

Как описано выше, тип демультиплексирования может изменяться в соответствии со способом символьного преобразования или кодовой скоростью способа кодирования с коррекцией ошибок. Таким образом, может использоваться другой тип демультиплексирования, если изменяется способ символьного преобразования или кодовая скорость.

Фиг.32 является изображением, показывающим вариант воплощения демультиплексирования входного битового потока в соответствии с типом демультиплексирования. Этот вариант воплощения может включать в себя модули 1312a и 1312b чередования битов, демультиплексоры 1313a и 1313b и модули 1315a и 1315b преобразования.

Модули 1312a и 1312b чередования битов выполняют чередование закодированных с коррекцией ошибок потоков служб канала PLP. Например, модули 1312a и 1312b чередования битов могут выполнить чередование битов в блоках кодирования с коррекцией ошибок в соответствии с режимом кодирования с коррекцией ошибок. Способ чередования битов уже описан выше.

Демультиплексоры 1313a и 1313b могут включать в себя демультиплексоры 1313a1 и 1313b1 первого типа, ..., и демультиплексоры 1313a2 и 1313b2 n-го типа. Здесь n - целое число. Способы демультиплексирования битов посредством n типов демультиплексоров соответствуют типам, показанным на фиг.17. Например, демультиплексоры первого типа могут соответствовать демультиплексированию битов первого типа (1100), и демультиплексор второго типа (не показан) может соответствовать демультиплексированию битов второго типа (0011). Демультиплексор 1313b n-го типа демультиплексирует входной битовый поток в соответствии с мультиплексированием битов n-го типа (например, идентификатором 1100 демультиплексирования) и выдает демультиплексированный битовый поток. Селекторы 1313a3 и 1313b3 принимают сигнал выбора демультиплексора типа демультиплексирования, подходящего для входных битов, и выдают демультиплексированный битовый поток в соответствии с любым типом от первого до n-го и сигнал выбора демультиплексора. Сигнал выбора демультиплексора может изменяться в соответствии с кодовой скоростью кодирования с коррекцией ошибок и способом символьного преобразования совокупности. В соответствии с этим, тип демультиплексирования может быть определен в соответствии с кодовой скоростью метода кодирования с коррекцией ошибок или/и способом символьного преобразования совокупности. Подробный пример в соответствии с символами, преобразованными в совокупность, или/и кодовой скоростью кодирования с коррекцией ошибок в соответствии с сигналом выбора демультиплексора будет описан позже.

Модули 1315a и 1315b преобразования могут отобразить демультиплексированные битовые подпотоки в символы в соответствии с сигналом выбора демультиплексора и выдать преобразованные символы.

Фиг.33 является изображением, показывающим тип демультиплексирования, который определяется в соответствии с кодовой скоростью кодирования с коррекцией ошибок и способом символьного преобразования.

В способе 4QAM символьного преобразования, даже когда кодовая скорость cr способа кодирования LDPC с коррекцией ошибок равна любому значению из 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, битовый поток может быть демультиплексирован в соответствии со всеми типами демультиплексирования (обозначено "все").

В способе 16QAM символьного преобразования, если кодовая скорость способа кодирования LDPC с коррекцией ошибок равна 1/4, 1/3, 2/5 и 1/2, символы могут быть преобразованы без выполнения чередования битов и демультиплексирования битов (обозначено "без чередования" и "без демультиплексирования"). Если кодовая скорость кодирования с коррекцией ошибок равна 3/5, бит может быть демультиплексирован в соответствии с любым из идентификаторов 9, 10 и 12 демультиплексирования. Если кодовая скорость кодирования с коррекцией ошибок равна 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, входной битовый поток может быть демультиплексирован в соответствии с идентификатором 6 демультиплексирования.

В способе 64QAM символьного преобразования, если кодовая скорость кодирования LDPC с коррекцией ошибок равна 1/4, 1/3, 2/5 и 1/2, символы могут быть преобразованы без выполнения чередования битов и демультиплексирования битов. Если кодовая скорость равна 3/5, биты могут быть демультиплексированы в соответствии с любым из идентификаторов 9 и 10 демультиплексирования. Если кодовая скорость равна 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, биты могут быть демультиплексированы в соответствии с идентификатором 6 демультиплексирования.

В способе 256QAM символьного преобразования, если кодовая скорость кодирования LDPC с коррекцией ошибок равна 1/4, 1/3, 2/5 и 1/2, символы могут быть преобразованы без выполнения чередования битов и демультиплексирования битов. Если кодовая скорость равна 3/5, биты могут быть демультиплексированы в соответствии с идентификатором 9 демультиплексирования. Если кодовая скорость равна 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, биты могут быть демультиплексированы в соответствии с идентификатором 6 демультиплексирования.

Как описано выше, тип демультиплексирования битов может изменяться в соответствии с кодовой скоростью, используемой для кодирования с коррекцией ошибок, и способом символьного преобразования. В соответствии с этим возможность коррекции ошибок бита, расположенного в отдельном местоположении закодированного с коррекцией ошибок блока может быть скорректирована посредством преобразования демультиплексированных подпотоков в символы. В соответствии с этим возможно оптимизировать надежность на уровне битов.

Фиг.34 является изображением, показывающим пример выражения способа демультиплексирования посредством уравнения. Например, если способ символьного преобразования представляет собой схему QPSK, входные биты (xi, xN/2+i) соответствуют демультиплексированным битам y0 и y1. Если способ символьного преобразования представляет собой схему 16QAM, входные биты

соответствуют демультиплексированным битам y0, y1, y2 и y3.

Если способ символьного преобразования представляет собой схему 64QAM, входные биты

соответствуют демультиплексированным битам y0, y1, y2, y3, y4 и y5. Если способ символьного преобразования представляет собой схему 256QAM, входные биты (

) соответствуют демультиплексированным битам y0, y1, y2, y3, y4, y5, y6 и y7.

Здесь N обозначает количество битов, преобразованных в символы относительно входных данных модуля чередования битов.

Фиг.35 является изображением, показывающим пример преобразования символа модулем преобразования символов. Например, в способе символьного преобразования по схеме QPSK символы на совокупности соответствуют значению бита y0 демультиплексированного первого подпотока и значению бита y1 демультиплексированного второго подпотока.

В схеме 16QAM действительная ось символов на совокупности соответствует битам демультиплексированных первого и третьего подпотоков (биты, отдаленные от местоположения старшего значащего бита (MSB) на 0 и 2), и мнимая ось соответствует битам демультиплексированных второго и четвертого подпотоков (биты, отдаленные от местоположения старшего значащего бита (MSB) на 1 и 3).

В схеме 64QAM действительная ось символов на совокупности соответствует битам демультиплексированных первого, третьего и пятого подпотоков (биты, отдаленные от местоположения старшего значащего бита (MSB) на 0, 2 и 4), и мнимая ось соответствует битам демультиплексированных второго, четвертого и шестого подпотоков (биты, отдаленные от местоположения старшего значащего бита (MSB) на 1, 3 и 5).

В соответствии с этим биты, формирующие символ, могут быть преобразованы в слово ячейки в порядке демультиплексирования. Если биты, формирующие слово ячейки, демультиплексируются, старший значащий бит (MSB) и младший значащий бит (LSB) слова ячейки изменяются, и надежность битов может быть скорректирована, хотя надежности битов, закодированных с коррекцией ошибок с помощью кода LDPC, изменяются в соответствии с местоположениями.

Фиг.36 является блок-схемой, иллюстрирующей кодер MIMO/MISO в соответствии с вариантом воплощения настоящего изобретения. Кодер MIMO/MISO кодирует входные данные с использованием схемы кодирования MIMO/MISO и выдает закодированные данные на несколько трактов. Если принимающая сигнал сторона принимает сигнал, переданный по нескольким трактам, из одного или более трактов, она может достичь усиления (также называемого усилением разнесения, усилением полезной нагрузки или усилением мультиплексирования).

Кодер 140 MIMO/MISO кодирует данные службы каждого тракта, сформированные модулем 130 построения кадров, и выдает закодированные данные на A трактов, соответствующих количеству выходных антенн.

Фиг.37 является блок-схемой, иллюстрирующей модулятор в соответствии с вариантом воплощения настоящего изобретения. Модулятор включает в себя первый контроллер 151 мощности (уменьшение 1 отношения пиковой и средней мощностей (PAPR)), модуль 153 преобразования во временную область (преобразование IFFT), второй контроллер 157 мощности (уменьшение 2 отношения PAPR) и модуль 159 вставки защитного интервала.

Первый контроллер 151 мощности уменьшает отношение пиковой и средней мощностей (PAPR) данных, передаваемых по R трактам передачи сигналов в частотной области.

Модуль 153 преобразования во временную область (преобразование IFFT) преобразовывает принятые сигналы частотной области в сигналы временной области. Например, сигналы частотной области могут быть преобразованы в сигналы временной области в соответствии с алгоритмом IFFT. Таким образом, данные частотной области могут быть модулированы в соответствии со схемой OFDM.

Второй контроллер 157 мощности (уменьшение 2 PAPR) уменьшает отношение пиковой и средней мощностей (PAPR) данных канала, передаваемых по R трактам передачи сигналов во временной области. В этом случае могут использоваться схема резервирования тонов и схема активного расширения совокупности (ACE) для расширения совокупности символов.

Модуль 159 вставки защитного интервала вставляет защитный интервал в выходной символ OFDM и выдает результат со вставкой. Как описано выше, упомянутый выше вариант воплощения может быть выполнен в каждом сигнале из R трактов.

Фиг.38 является блок-схемой, иллюстрирующей аналоговый процессор 160 в соответствии с вариантом воплощения настоящего изобретения. Аналоговый процессор 160 включает в себя цифро-аналоговый преобразователь 161 (ЦАП; DAC), модуль 163 преобразования с повышением частоты и аналоговый фильтр 165.

Цифроаналоговый преобразователь 161 преобразовывает входные данные в аналоговый сигнал и выдает аналоговый сигнал. Модуль 163 преобразования с повышением частоты преобразовывает частотную область аналогового сигнала в радиочастотную область. Аналоговый фильтр 165 фильтрует сигнал радиочастотной области и выдает отфильтрованный радиочастотный сигнал.

Фиг.39 является блок-схемой, иллюстрирующей устройство для приема сигнала в соответствии с вариантом воплощения настоящего изобретения. Устройство приема сигнала включает в себя первый приемник 210a сигнала, n-й приемник 210n сигнала, первый демодулятор 220a, n-й демодулятор 220n, декодер 230 MIMO/MISO, анализатор 240 кадра, декодирующий демодулятор 250 и выходной процессор 260.

В случае приема сигнала в соответствии со структурой сигнального кадра TFS несколько служб мультиплексированы в R каналах и затем сдвинуты по времени, таким образом, передается сдвинутый по времени результат.

Приемник может включать в себя по меньшей мере один приемник сигнала для приема службы, переданной по меньшей мере по одному радиочастотному каналу. Сигнальный кадр TFS, переданный по R радиочастотным каналам (где R - натуральное число), может быть передан по нескольким трактам через A антенн. A антенн были использованы для R радиочастотных каналов, таким образом, общее количество антенн равно R*A.

Первый приемник 210a сигнала может принять данные службы, переданные через по меньшей мере один тракт, из всех данных службы, переданных через несколько радиочастотных каналов. Например, первый приемник 210a сигнала может принять сигнал передачи, обработанный в соответствии со схемой MIMO/MISO через несколько трактов.

Первый приемник 210a сигнала и n-й приемник 210n сигнала могут принять несколько блоков данных службы, переданных по n радиочастотным каналам из нескольких радиочастотных каналов, как единственный канал PLP. А именно, этот вариант воплощения показывает устройство приема сигнала, способное одновременно принимать данные R радиочастотных каналов. Таким образом, если этот вариант воплощения принимает один радиочастотный канал, нужен только первый приемник 210a.

Первый демодулятор 220a и n-й демодулятор 220n демодулируют сигналы, принятые в первом и n-м приемниках 210a и 210n сигнала, в соответствии со схемой OFDM и выдают демодулированные сигналы.

Декодер 230 MIMO/MISO декодирует данные службы, принятые через несколько трактов передачи, в соответствии со схемой декодирования MIMO/MISO и выдает декодированные данные службы на один тракт передачи. Если принято R служб, переданных по нескольким трактам передачи, декодер 230 MIMO/MISO может выдать данные службы одного канала PLP, содержащиеся в каждой из R служб, соответствующих количеству R каналов. Если P служб передано через R радиочастотных каналов, и сигналы индивидуальных радиочастотных каналов приняты через A антенн, приемник декодирует P служб, использующих в общей сложности (R*A) приемных антенн.

Анализатор 240 кадров анализирует сигнальные кадры TFS, включающие в себя несколько служб, и выдает проанализированные данные служб.

Декодирующий демодулятор 250 выполняет декодирование с коррекцией ошибок над данными службы, содержащимися в проанализированном кадре, преобразует декодированные символьные данные обратно в битовые данные и выдает результат обратного преобразования.

Выходной процессор 260 декодирует поток, включающий в себя подвергнутые обратному преобразованию битовые данные и выдает декодированный поток.

В упомянутом выше описании каждый модуль из анализатора 240 кадров, декодирующего демодулятора 250 и выходного процессора 260 принимает столько блоков данных служб, сколько имеется каналов PLP, и выполняет обработку сигналов над принятыми данными служб.

Фиг.40 является блок-схемой, иллюстрирующей приемник сигнала в соответствии с вариантом воплощения настоящего изобретения. Приемник сигнала может включать в себя тюнер 211, преобразователь 213 с понижением частоты и аналого-цифровой преобразователь 215 (АЦП; ADC) 215.

Тюнер 211 выполняет скачкообразную настройку по некоторым радиочастотным каналам, которые могут передавать выбранные пользователем службы, во всех радиочастотных каналах, когда канал PLP включен в несколько радиочастотных каналов, и выдает результат скачкообразной настройки. Тюнер 211 выполняет скачкообразную настройку по радиочастотным каналам, содержащимся в сигнальном кадре TFS, в соответствии с входными центральными частотами и в то же время настраивается на соответствующие частотные сигналы таким образом, что он выдает настроенные сигналы. Если сигнал передается по A трактам, тюнер 211 выполняет настройку на соответствующий радиочастотный канал и принимает сигналы приема через A антенн.

Преобразователь 213 с понижением частоты выполняет преобразование с понижением радиочастоты сигнала на который настроен тюнер 211, и выдает результат преобразования с понижением частоты. Модуль 215 аналого-цифрового преобразования преобразовывает аналоговый сигнал в цифровой сигнал.

Фиг.41 является блок-схемой, иллюстрирующей демодулятор в соответствии с вариантом воплощения настоящего изобретения. Демодулятор включает в себя детектор 221 кадров, модуль 222 синхронизации кадров, модуль 223 удаления защитного интервала, модуль 224 преобразования в частотную область (преобразование FFT), модуль 225 оценки канала, эквалайзер 226 канала и модуль 227 извлечения служебных сигналов.

Если демодулятор получает данные службы, переданные по одному потоку канала PLP, то будет выполнена следующая демодуляция сигнала. Далее будет дано ее подробное описание.

Детектор 221 кадров идентифицирует систему доставки сигнала приема. Например, детектор 221 кадров определяет, является ли сигнал приема сигналом DVB-TS или нет. Детектор 221 кадров также может определить, является ли сигнал приема сигнальным кадром TFS или нет. Модуль 222 синхронизации кадров получает синхронизацию во временной и частотной областях сигнального кадра TFS.

Модуль 223 удаления защитного интервала удаляет защитный интервал, расположенный между символами OFDM из временной области. Модуль 224 преобразования в частотную область (преобразование FFT) преобразовывает сигнал приема в сигнал частотной области с использованием алгоритма FFT, таким образом, он получает символьные данные частотной области.

Модуль 225 оценки канала выполняет оценку канала приема с использованием символа контрольного сигнала, содержащегося в символьных данных частотной области. Эквалайзер 226 канала выполняет выравнивание канала данных приема с использованием информации канала, оцененной модулем 225 оценки канала.

Модуль 227 извлечения служебных сигналов может извлечь информацию служебных сигналов физического уровня, установленную в первом и втором контрольных сигналах, содержащихся в подвергнутых выравниванию канала данных приема.

Фиг.42 является блок-схемой, иллюстрирующей декодер MIMO/MISO в соответствии с вариантом воплощения настоящего изобретения. Приемник сигнала и демодулятор выполнены с возможностью обрабатывать сигнал, принятый в одном тракте. Если приемник сигнала и демодулятор принимают данные службы канала PLP, обеспечивающие одну службу, через несколько трактов нескольких антенн и демодулируют данные службы канала PLP, декодер 230 MIMO/MISO выдает сигнал, принятый в нескольких трактах, как данные службы, переданные по одному каналу PLP. Таким образом, декодер 230 MIMO/MISO может достигнуть усиления разнесения и усиления мультиплексирования из данных службы, принятых в соответствующем канале PLP.

Декодер 230 MIMO/MISO принимает сигнал многолучевого распространения от нескольких антенн и может декодировать сигнал с использованием схемы MIMO, способной восстановить каждый сигнал приема в виде одного сигнала. В ином случае декодер 230 MIMO/MISO способен восстановить сигнал с использованием схемы MIMO, которая принимает сигнал многолучевого распространения от одной антенны и восстанавливает принятый сигнал многолучевого распространения.

Таким образом, если сигнал передается через R радиочастотных каналов (где R - натуральное число), декодер 230 MIMO/MISO может декодировать сигналы, принятые через A антенн, индивидуальных радиочастотных каналов. Если значение A равно 1, сигналы могут быть декодированы посредством схемы MISO. Если значение A больше 1, сигналы могут быть декодированы посредством схемы MIMO.

Фиг.43 является блок-схемой, иллюстрирующей анализатор кадра в соответствии с вариантом воплощения настоящего изобретения. Анализатор кадра включает в себя первый модуль 241a обратного частотного чередования, r-й модуль 241r обратного частотного чередования, анализатор 243 кадра, первый модуль 245a обратного временного чередования, p-й модуль 245p обратного временного чередования, первый модуль 247a обратного преобразования символов и p-й модуль обратного преобразования символов. Значение r может быть определено количеством радиочастотных каналов, и значение p может быть определено количеством потоков, передающих данные службы канала PLP, сформированные анализатором 243 кадров.

Таким образом, если p служб передается по p потокам канала PLP по R радиочастотным каналам, анализатор кадров включает в себя r модулей обратного частотного чередования, p модулей обратного временного чередования и p модулей обратного преобразования символов.

Вместе с первым радиочастотным каналом первый модуль 241a обратного частотного чередования выполняет обратное чередование входных данных частотной области и выдает результат обратного чередования.

Анализатор 243 кадров анализирует сигнальный кадр TFS, переданный по нескольким радиочастотным каналам, с использованием информации планирования сигнального кадра TFS, и анализирует данные службы канала PLP, содержащиеся в слоте отдельного радиочастотного канала, включающего в себя желаемую службу. Анализатор 243 кадра анализирует сигнальный кадр TFS для приема данных отдельной службы, распределенных по нескольким радиочастотным каналам, в соответствии со структурой сигнального кадра TFS и выдает данные службы канала PLP первого тракта.

Первый модуль 245a обратного частотного чередования выполняет обратное чередование проанализированных данных службы канала PLP первого тракта во временной области. Первый модуль 247a обратного преобразования символов определяет служебные данные, преобразованные в символ, как битовые данные, и, таким образом, он может выдать поток канала PLP, соответствующий данным службы канала PLP первого тракта.

При условии, что символьные данные преобразовываются в битовые данные, и каждые символьные данные включают в себя символы, основанные на гибридной схеме символьного преобразования, p модулей обратного преобразования символов, каждый из которых включает в себя первый модуль обратного преобразования символов, могут определить символьные данные как битовые данные с использованием разных схем обратного символьного преобразования в индивидуальных интервалах входных данных символов.

Фиг.44 является изображением, показывающим вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов. Модули обратного преобразования символов принимают потоки, соответствующие каналам PLP, от модулей 245a и 245p временного чередования, соответствующих модулям обратного преобразования символов.

Каждый модуль 247a и 247p обратного преобразования символов может включать в себя разделитель 2471 блока коррекции ошибок, разделитель 2473 символов, модуль 2475a обратного преобразования первого порядка, модуль 2475b обратного преобразования второго порядка и модуль 2478 слияния битового потока.

Разделитель 2471 блока коррекции ошибок может разделить поток канала PLP, принятый от соответствующего из модулей 245a и 245p временного чередования, на элементы блока коррекции ошибок. Разделитель 2471 блока коррекции ошибок может разделить поток службы по блокам кодирования LDPC нормального режима. В этом случае поток службы может быть разделен в состоянии, в котором четыре блока в соответствии с коротким режимом (блок, имеющий длину 16200 битов) рассматриваются как блок коррекции ошибок одного блока в соответствии с нормальным режимом (блок, имеющий длину 64800 битов).

Разделитель 2473 символов может разделить поток символов на разделенный блок коррекции ошибок в соответствии со способом символьного преобразования потока символов.

Например, модуль 2475a обратного преобразования символов первого порядка преобразовывает символы в соответствии со способом символьного преобразования высокого уровня в биты. Модуль 2475b обратного преобразования символов второго порядка преобразовывает символы в соответствии со способом символьного преобразования низкого уровня в биты.

Модуль 2478 слияния битового потока может принять преобразованные биты и выдать один битовый поток.

Фиг.45 является изображением, показывающим другой вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов. Вариант воплощения на этом чертеже аналогичен варианту воплощения на фиг.44 за исключением того, что в него дополнительно включены модуль 2474a калибровки мощности первого порядка и модуль 2474b калибровки мощности второго порядка.

Модуль 2474a калибровки мощности первого порядка принимает символы, разделенные разделителем 2473 символов, калибрует мощность принятых символов в соответствии со схемами символьного преобразования и выдает калиброванные символы. Мощности принятых символов могут быть откалиброваны в соответствии с размером совокупности на основе способов символьного преобразования. Модуль 2474a калибровки мощности первого порядка преобразовывает откалиброванную мощность в первоначальную мощность символа совокупности. Модуль 2475a обратного преобразования первого порядка может выполнить обратное преобразование символов, мощность которых откалибрована модулем калибровки мощности первого порядка, в биты.

Аналогичным образом модуль 2474b калибровки мощности второго порядка принимает символы, разделенные разделителем 2473 символов, изменяет откалиброванную мощность принятых символов на оригинальную мощность в соответствии с размером совокупности и выдает измененные символы.

Фиг.46 является изображением, показывающим другой вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов. Каждый из модулей 247a и 247p обратного преобразования символов может включать в себя разделитель 2473 символов, модуль 2474a обратного преобразования первого порядка, модуль 2474b обратного преобразования второго порядка, мультиплексор 2475a первого порядка, мультиплексор 2475b второго порядка, модуль 2476a обратного чередования первого порядка, модуль 2476b обратного чередования второго порядка и модуль 2478 слияния битового потока. Посредством этого варианта воплощения вариант воплощения модуля декодирования и демодуляции на фиг.36 включает в себя первый декодер 253, первый модуль 255 обратного чередования и второй декодер 257.

Разделитель 2473 символов может разделить поток символов канала PLP в соответствии со способом, соответствующим способу символьного преобразования.

Модуль 2474a обратного преобразования первого порядка и модуль 2474b обратного преобразования второго порядка преобразовывают разбитые потоки символов в биты. Например, модуль 2474a обратного преобразования первого порядка выполняет обратное символьное преобразование по схеме QAM высокого порядка, и модуль 2474b обратного преобразования второго порядка выполняет обратное символьное преобразование по схеме QAM низкого порядка. Например, модуль 2474a обратного преобразования первого порядка может выполнять обратное символьное преобразование по схеме 256QAM, и модуль 2474b обратного преобразования второго порядка может выполнять обратное символьное преобразование по схеме 64QAM.

Мультиплексор 2475a первого порядка и мультиплексор 2475b второго порядка мультиплексируют подверженные символьному преобразованию биты. Способы мультиплексирования могут соответствовать способам демультиплексирования, описанным со ссылкой на фиг 15-18. В соответствии с этим, демультиплексированные подпотоки могут быть преобразованы в один битовый поток.

Модуль 2476a обратного чередования битов первого порядка подвергает обратному чередованию битовые потоки, мультиплексированные мультиплексором 2475a первого порядка. Модуль 2476b обратного чередования битов второго порядка подвергает обратному чередованию биты, мультиплексированные мультиплексором 2475a первого порядка. Способ обратного чередования соответствует способу чередования битов. Способ чередования битов показан на фиг.12.

Блок слияния 2478 битовых потоков может объединять битовые потоки, подвергнутые обратному чередованию битов посредством модулей 2476a и 2476b обратного чередования, в один битовый поток.

Первый декодер 253 из модуля декодирования и демодуляции может декодировать с коррекцией ошибок выходной битовый поток в соответствии с нормальным режимом или коротким режимом и кодовой скоростью в соответствии с режимами.

Фиг.47 является изображением, показывающим другой вариант воплощения каждого из модулей 247a и 247p обратного преобразования символов. Вариант воплощения на этом чертеже аналогичен варианту воплощения на фиг.46 за исключением того, что в него дополнительно включены модуль 2474a калибровки мощности первого порядка и модуль 2474b калибровки мощности второго порядка. Модуль 2474a калибровки мощности первого порядка и модуль 2474b калибровки мощности второго порядка изменяют откалиброванные мощности символов в соответствии со способами символьного преобразования и выдают измененные символы модулям 2475a и 2475b обратного преобразования символов.

Фиг.48 является изображением, показывающим вариант воплощения мультиплексирования демультиплексированного подпотока. В этом варианте воплощения модули 2474a и 2474b обратного преобразования определяют слова ячейки, включающие в себя биты. Мультиплексоры 2475a и 2475b мультиплексируют определенные слова ячейки в соответствии с сигналом выбора мультиплексора. Демультиплексированные слова ячейки вводятся в любой мультиплексор от первых мультиплексоров 2475a2 и 2475b2 до n-ых мультиплексоров 2475a3 и 2475b3.

Мультиплексоры от первых мультиплексоров 2475a2 и 2475b2 до n-ых мультиплексоров 2475a3 и 2475b3 изменяют порядок битов в словах ячейки, введенных в соответствии с сигналом выбора мультиплексора. Сигнал выбора мультиплексора может быть изменен в соответствии с кодовой скоростью кодирования с коррекцией ошибок или способа символьного преобразования. Чтобы сформировать один поток и битовые потоки, подаваемые мультиплексорам, порядок выбора подпотока может быть изменен в соответствии с сигналом выбора мультиплексора.

Первые демультиплексоры 2475a1 и 2475b1 выдают подвергнутые обратному символьному преобразованию битовые потоки любому мультиплексору от первых мультиплексоров 2475a2 и 2475b2 до n-ых мультиплексоров 2475a3 и 2475b3 в соответствии с сигналом выбора мультиплексора. Первые мультиплексоры 2475a4 и 2475b4 могут принять подпотоки, мультиплексированные мультиплексорами от первых мультиплексоров 2475a2 и 2475b2 до n-ых мультиплексоров 2475a3 и 2475b3, и выдают один поток в соответствии с сигналом выбора мультиплексора.

Слова ячейки, включающие в себя измененные биты, вводятся в модули 2476a и 2476b чередования битов, и модули 2476a и 2476b обратного чередования подвергают обратному чередованию входные биты и выдают подверженные обратному чередованию биты.

Фиг.49 является блок-схемой, иллюстрирующей декодирующий демодулятор в соответствии с вариантом воплощения настоящего изобретения. Декодирующий демодулятор может включать в себя несколько функциональных блоков, соответствующих модулю кодирования и модуляции. В этом варианте воплощения декодирующий демодулятор на фиг.16 может включать в себя первый модуль 251 обратного чередования, первый декодер 253, второй модуль 255 обратного чередования и второй декодер 257. Второе модуль 255 обратного чередования может выборочно содержаться в декодирующем демодуляторе.

Первый модуль 251 обратного чередования функционирует как внутренний модуль обратного чередования и может выполнить обратное чередование потока канала PLP с порядковым номером p, сформированного анализатором кадра.

Первый декодер 253 функционирует как внутренний декодер, может выполнить коррекцию ошибок подвергнутых обратному чередованию данных и может использовать алгоритм декодирования с коррекцией ошибок на основе схемы кодирования LDPC.

Второй модуль 255 обратного чередования функционирует как внешний модуль чередования и может выполнить обратное чередование декодированных с коррекцией ошибок данных.

Второй декодер 257 функционирует как внешний декодер. Данные, подвергнутые обратному чередованию вторым модулем 255 обратного чередования или подвергнутые коррекции ошибок первым декодером 253, снова подвергаются коррекции ошибок, таким образом, второй декодер 257 выдает данные с повторной коррекцией ошибок. Второй декодер 257 декодирует данные с использованием алгоритма декодирования с коррекцией ошибок на основе схемы BCH, таким образом, он выдает декодированные данные.

Первый модуль 251 обратного чередования и второй модуль 255 обратного чередования могут преобразовать пакет ошибок, сформированный в данных, содержащихся в потоке канала PLP, в случайную ошибку. Первый декодер 253 и второй декодер 257 могут исправить ошибки, содержащиеся в данных.

Декодирующий демодулятор показывает процессы работы, соответствующие одному потоку канала PLP. Если существует p потоков, необходимы p декодирующих демодуляторов или декодирующий демодулятор может повторно декодировать входные данные p раз.

Фиг.50 является блок-схемой, иллюстрирующей выходной процессор в соответствии с вариантом воплощения настоящего изобретения. Выходной процессор может включать в себя p анализаторов (261a, ..., 261p) кадров основной полосы частот (BB), первый модуль 263a слияния службы, второй модуль 263b слияния службы, первый демультиплексор 265a и второй демультиплексор 265b.

Анализаторы (261a, ..., 261p) кадров BB удаляют заголовки кадра BB из потоков канала PLP с первого по n-й в соответствии с принятыми трактами канала PLP и выдают результат удаления. Этот вариант воплощения показывает, что данные службы передаются по меньшей мере по двум потокам. Первый поток представляет собой транспортный поток MPEG-2, и второй поток представляет собой поток GS.

Первый модуль 263a слияния службы вычисляет сумму данных службы, содержащихся в полезной нагрузке по меньшей мере одного кадра BB, и, таким образом, выдает сумму данных службы как один поток службы. Первый демультиплексор 255a может демультиплексировать поток службы и выдать результат демультиплексирования.

Второй модуль 263b слияния службы вычисляет сумму данных службы, содержащихся в полезной нагрузке по меньшей мере одного кадра BB, и, таким образом, может выдать другой поток службы. Второй демультиплексор 255b может демультиплексировать поток службы в формате GS и выдать демультиплексированный поток службы.

Фиг.51 является блок-схемой, иллюстрирующей устройство для передачи сигнала в соответствии с другим вариантом воплощения настоящего изобретения. Устройство передачи сигнала включает в себя модуль 310 компоновки службы, частотный разделитель 320 и передатчик 400. Передатчик 400 кодирует или модулирует сигнал, включающий в себя поток службы, который должен быть передан по каждому радиочастотному диапазону.

Модуль 310 компоновки службы принимает несколько потоков службы, мультиплексирует несколько потоков службы, которые должны быть переданы по индивидуальным радиочастотным каналам, и выдает мультиплексированные потоки службы. Модуль 310 компоновки службы выдает информацию планирования, и, таким образом, он управляет передатчиком 400 с использованием информации планирования, когда передатчик 400 передает канал PLP через несколько радиочастотных каналов. С помощью этой информации планирования модуль 310 компоновки службы модулирует несколько кадров службы, которые должны быть переданы по нескольким радиочастотным каналам передатчиком 400, и передает модулированные кадры службы.

Частотный разделитель 320 принимает поток службы, который должен быть передан по каждому радиочастотному диапазону, и разделяет каждый поток службы на несколько подпотоков таким образом, что индивидуальные радиочастотные диапазоны могут быть распределены подпотокам.

Передатчик 400 обрабатывает потоки службы, которые должны быть переданы по индивидуальным диапазонам частот, и выдает обработанные результирующие потоки. Например, в соответствии с отдельным потоком службы, который должен быть передан по первому радиочастотному каналу, первый модуль 410 преобразования преобразует входные данные потока службы в символы. Первый модуль 420 чередования подвергает чередованию преобразованные символы для предотвращения пакетов ошибок.

Первый модуль 430 вставки символов может вставить сигнальный кадр, оснащенный контрольным сигналом (например, контрольным сигналом рассеяния или непрерывным контрольным сигналом) в модулированный сигнал.

Первый модулятор 440 модулирует подвергнутые чередованию данные посредством схемы модуляции сигнала. Например, первый модулятор 440 может модулировать сигналы с использованием схемы OFDM.

Первый модуль 450 вставки контрольного сигнала вставляет первый контрольный сигнал и второй контрольный сигнал в сигнальный кадр и может передать сигнальный кадр TFS.

Данные потока службы, переданные по второму радиочастотному каналу, передаются сигнальному кадру TFS через несколько модулей 415, 425, 435, 445 и 455 различных трактов, которых в передатчике на фиг.18.

Количество трактов обработки сигнала, переданных от передатчика 400, может быть равным количеству радиочастотных каналов, содержащихся в сигнальном кадре TFS.

Первый модуль 410 преобразования и второй модуль преобразования могут соответственно включать в себя демультиплексоры 1313a и 1313b и позволять изменять местоположения старшего значащего бита (MSB) и младшего значащего бита (LSB) в подвергнутом символьному преобразованию слове ячейки.

Фиг.52 является блок-схемой, иллюстрирующей устройство для приема сигнала в соответствии с другим вариантом воплощения настоящего изобретения. Устройство приема сигнала может включать в себя модуль 510 приема, модуль 520 синхронизации, детектор 530 режима, эквалайзер 540, детектор 550 параметров, модуль 560 обратного чередования, модуль 570 обратного преобразования и декодер 580 службы.

Модуль 500 приема может принять сигналы первого радиочастотного канала, выбранного пользователем, из сигнального кадра. Если сигнальный кадр включает в себя несколько радиочастотных каналов, модуль 500 приема выполняет скачкообразную настройку по нескольким радиочастотным каналам и одновременно может принять сигнал, включающий в себя выбранный кадр службы.

Модуль 510 синхронизации получает синхронизацию сигнала приема и выдает синхронизированный сигнал приема. Демодулятор 520 может демодулировать сигнал с полученной синхронизацией. Детектор 530 режима может получить режим FFT (например, длину 2К, 4К, 8K операции FFT) второго контрольного сигнала с использованием первого контрольного сигнала сигнального кадра.

Демодулятор 520 демодулирует сигнал приема в режиме FFT второго контрольного сигнала. Эквалайзер 540 выполняет оценку канала сигнала приема и выдает сигнал результирующей оценки канала. Модуль 560 обратного чередования подвергает обратному чередованию выровненный по каналам сигнал приема. Модуль 570 обратного преобразования подвергает обратному преобразованию чередованный символ с использованием схемы обратного символьного преобразования, соответствующей схеме символьного преобразования сигнала передачи (например, схеме QAM).

Детектор 550 параметров получает информацию физического параметра (например, информацию уровня 1 (L1)), содержащуюся во втором контрольном сигнале, из выходного сигнала эквалайзера 540 и передает полученную информацию физического параметра модулю 500 приема и модулю 510 синхронизации. Модуль 500 приема может изменить радиочастотный канал на другой канал с использованием информации сети, обнаруженной детектором 550 параметров.

Детектор 550 параметров выдает относящуюся к службе информацию, декодер 580 службы декодирует данные службы сигнала приема в соответствии с относящейся к службе информации от детектора 550 параметров и выдает декодированные данные службы.

Модуль 570 обратного преобразования может включать в себя мультиплексоры 2475a и 2475b и выдавать битовый поток, полученный посредством восстановления порядка битов, местоположения старшего значащего бита (MSB) и младшего значащего бита (LSB) которых изменены в соответствии с кодовой скоростью кодирования с коррекцией ошибок и способом символьного преобразования.

Далее будет описан способ модуляции первого контрольного сигнала сигнального кадра, имеющего по меньшей мере один радиочастотный диапазон, и способ и устройство для приема модулированного первого контрольного сигнала.

Подвергнутые чередованию по времени символы канала PLP передаются через области, которые разделены по времени в сигнальном кадре. Подвергнутые чередованию по времени символы канала PLP могут быть переданы через области, которые разделены в частотной области, если существует множество радиочастотных диапазонов. В соответствии с этим, если канал PLP передается или принимается, может быть получено усиление разнесения. Режим коррекции ошибок и способ символьного преобразования могут быть изменены в соответствии со службами, соответствующими транспортным потокам, или могут быть изменены в службе.

Первый контрольный сигнал и второй контрольный сигнал размещаются в начальном местоположении сигнального кадра, имеющего такие характеристики, как сигнал преамбулы.

Как описано выше, первый контрольный сигнал, включенный в сигнальный кадр, может включать в себя идентификатор для идентификации сигнального кадра, имеющего описанную выше структуру. Первый контрольный сигнал может включать в себя информацию о структуре передачи, указывающую, передается ли сигнальный кадр через несколько трактов, и информацию о режиме FFT сигнала после первого контрольного сигнала. Приемник может обнаружить сигнальный кадр из первого контрольного сигнала и получить информацию об оценке целочисленного смещения несущей частоты и информацию о режиме FFT символа данных.

Фиг.53 является изображением, показывающим вариант воплощения структуры первого контрольного сигнала. Часть, обозначенная буквой A, является полезной частью первого контрольного сигнала. Буква B обозначает такой же циклический префикс, как первая часть части A во временной области, и буква C обозначает такой же циклический суффикс, как вторая часть части A в области времени. Первая часть может быть дублирована из второй половины части A, и вторая часть может быть дублирована из первой половины части A.

Части B и C могут быть соответственно получены посредством дублирования первой части и второй части и частотного сдвига дублированных частей. Соотношение между частями B или C и A является следующим.

[Уравнение 1]

В упомянутом выше уравнении SH обозначает величину сдвига частотного сдвига. В соответствии с этим, значения частотного сдвига частей B и C могут быть обратно пропорциональны длинам частей B и C.

Если первый контрольный сигнал выполнен с частотным сдвигом циклического префикса (B) и циклического суффикса (C), вероятность того, что символ данных ошибочно обнаруживается в преамбуле, является низкой, и вероятность того, что преамбула ошибочно обнаруживается, уменьшается, хотя символы данных, формирующие канал PLP, и символы, формирующие преамбулу, модулируются в том же самом режиме FFT.

Если содержится помеха незатухающего колебания (CW), как аналоговый телевизионный сигнал, вероятность того, что преамбула ошибочно обнаруживается из-за шумового компонента постоянного тока (DC), сформированного в процессе корреляции, уменьшается. Кроме того, если размер FFT, примененного к символам данных, формирующим канал PLP, больше размера FFT, примененного к преамбуле, производительность обнаружения преамбулы может быть улучшена даже в канале с задержкой распространения, имеющем длину, равную или больше длины полезной части A символа преамбулы. Поскольку в преамбуле используется и циклический префикс (B), и циклический суффикс (C), дробное смещение несущей частоты может быть оценено посредством процесса корреляции.

Фиг.54 является изображением, показывающим вариант воплощения обнаружения сигнала преамбулы, показанного на фиг.53, и оценки смещения синхронизации и частотного смещения. Этот вариант воплощения может быть включен в детектор 221 кадра или модуль 222 синхронизации кадров.

Этот вариант воплощения может включать в себя первый модуль 601 задержки, модуль 603 вычисления комплексного сопряжения, первый умножитель 605, второй умножитель 607, первый фильтр 611, второй модуль 615 задержки, третий умножитель 609, второй фильтр 613, четвертый умножитель 617, модуль 619 поиска пика и модуль 621 измерения фазы.

Первый модуль 601 задержки может задержать принятый сигнал. Например, первый модуль 601 задержки может задержать принятый сигнал на длину полезной части (A) символа первого контрольного сигнала.

Модуль 603 вычисления комплексного сопряжения может вычислить комплексное сопряжение задержанного первого контрольного сигнала и выдать вычисленный сигнал.

Первый умножитель 605 может умножить выходной сигнал модуля 603 вычисления комплексного сопряжения на принятый сигнал и выдать умноженный сигнал.

Поскольку первый контрольный сигнал включает в себя части B и C, полученные посредством частотного смещения полезной части A, соответствующие значения корреляции получаются посредством смещения принятых сигналов на соответствующие величины частотного сдвига. В первом контрольном сигнале часть B является частью, которая сдвинута вверх по частоте или сдвинута вниз по частоте от части A, и часть C является частью, которая сдвинута вверх по частоте или сдвинута вниз по частоте от части A.

Например, если используется выходная информация модуля 603 вычисления комплексного сопряжения, выходная информация первого умножителя 605 может включать в себя результат корреляции части B (или комплексного сопряжения части B) и A (или комплексного сопряжения части A).

Второй умножитель 607 может умножить выходной сигнал из первого умножителя 605 на величину частотного сдвига (обозначенную ejfSHt), примененного к части B, и выдать умноженный сигнал.

Первый фильтр 611 выполняет скользящее усреднение по предопределенному периоду времени относительно выходного сигнала из второго умножителя 607. Часть скользящего среднего значения может являться длиной циклического префикса (B) или длиной циклического суффикса (C). В этом варианте воплощения первый фильтр 611 может вычислить среднее значение сигнала, включенного в длину части B. Тогда в результате вывода из первого фильтра 611 значение корреляции частей A и C, включенных в часть, среднее значение которой вычислено, в значительной степени становится нулевым, и остается результат корреляции частей B и A. Поскольку сигнал части B умножается на значение частотного сдвига посредством второго умножителя 607, он равен сигналу, полученному посредством дублирования второй половины части A.

Третий умножитель 609 может умножить выходной сигнал из первого умножителя 605 на величину частотного сдвига (обозначенную -ejfSHt), примененного к части C, и выдать умноженный сигнал.

Второй фильтр 613 выполняет скользящее усреднение по предопределенному периоду времени относительно выходного сигнала из третьего умножителя 609. Часть скользящего среднего значения может стать длиной циклического префикса (B) или длиной циклического суффикса (C). В этом варианте воплощения второй фильтр 613 может вычислить среднее значение сигнала, включенного в длину части C. Тогда в результате вывода из второго фильтра 613 значение корреляции частей A и B, включенных в часть, среднее значение которой вычислено, в значительной степени становится нулевым, и остается результат корреляции частей C и A. Поскольку сигнал части C умножается на значение частотного сдвига посредством третьего умножителя 609, он равен сигналу, полученному посредством дублирования первой половины части A.

Длина TB части, для которой выполняется скользящее усреднение первым фильтром 611 и вторым фильтром 613, выражается следующим образом.

[Уравнение 2]

,

где k обозначает целое число. Другими словами, величина f_SH частотного сдвига, используемого в частях B и C, может быть определена как k/TB.

Второй модуль 615 задержки может задержать выходной сигнал из первого фильтра 611. Например, второй модуль 615 задержки задерживает сигнал, отфильтрованный первым фильтром 611, на длину части B и выдает задержанный сигнал.

Четвертый умножитель 617 умножает сигнал, задержанный вторым модулем 615 задержки, на сигнал, отфильтрованный вторым фильтром 613, и выдает умноженный сигнал.

Модуль 619 поиска пика выполняет поиск местоположения, в котором формируется пиковое значение от умноженного выходного сигнала из четвертого умножителя 617, и выдает найденное местоположение модулю 621 измерения фазы. Пиковое значение и местоположение могут быть использованы для оценки смещения синхронизации.

Модуль 621 измерения фазы может измерить измененную фазу с использованием пикового значения и местоположения, выданных модулем 619 поиска пика, и выдать измеренную фазу. Значение фазы может быть использовано для оценки дробного смещения несущей частоты.

Тем временем генератор колебаний для формирования частоты, используемой для выполнения частотного сдвига посредством второго множителя 607 и третьего умножителя 609 может сформировать какую-либо погрешность фазы.

Даже в этом случае четвертый умножитель 617 может устранить погрешность фазы генератора колебаний. Выходные результаты первого фильтра 611 и второго фильтра 613 и выходные результаты четвертого умножителя 617 могут быть выражены следующим уравнением.

[Уравнение 3]

где, y_MAF1 и y_MAF2 соответственно обозначают выходную информацию первого фильтра 611 и второго фильтра 613, и y_prod обозначает выходную информацию четвертого умножителя 617. Кроме того, a₁ и a₂ соответственно обозначают уровни результатов корреляции и f и соответственно обозначают частотное смещение и погрешность фазы генератора колебаний.

В соответствии с этим y_MAF1 и y_MAF2 могут включать в себя погрешности фазы генератора колебаний, имеющие разные знаки, но погрешность фазы генератора колебаний устраняется в результате четвертого умножителя 617. В соответствии с этим частотное смещение f может быть оценено независимо от погрешности фазы генератора колебаний приемника сигнала.

Оцененное частотное смещение может быть выражено следующим уравнением.

[Уравнение 4]

где оцененное частотное смещение f удовлетворяет условию 0<=f<0,5.

Фиг.55 является изображением, показывающим другой вариант воплощения структуры первого контрольного сигнала. В первом контрольном сигнале частотный сдвиг первой половины полезной части A является циклическим префиксом (B), и частотный сдвиг второй половины полезной части A является циклическим суффиксом (C). Длины полезной части A для формирования частей B и C могут составлять, например, 1/2 длины части A, и длины частей B и C могут быть разными.

Фиг.56 является изображением, показывающим вариант воплощения обнаружения первого контрольного сигнала, показанного на фиг.55, и измерения смещения синхронизации и частотного смещения с использованием обнаруженного результата. В этом варианте воплощения для удобства описания B и C соответственно обозначают циклический префикс и циклический суффикс, полученные посредством частотного смещения 1/2 длины части A.

Этот вариант воплощения включает в себя первый модуль 601 задержки, модуль 603 вычисления комплексного сопряжения, первый умножитель 605, второй умножитель 607, первый фильтр 611, второй модуль 615 задержки, третий умножитель 609, второй фильтр 613, четвертый умножитель 617, модуль 619 поиска пика и модуль 621 измерения фазы. Таким образом, этот вариант воплощения аналогичен варианту воплощения на фиг.54, но функциональные возможности компонентов могут быть изменены в соответствии с длиной части A, посредством которой формируются части B и C. B обозначает часть, сдвинутую вниз по частоте от части A, и C обозначает часть, сдвинутую вверх по частоте от части A.

Первый модуль 601 задержки может задержать принятый сигнал. Например, первый модуль 601 задержки может задержать принятый сигнал на 1/2 длины полезной части A символа первого контрольного сигнала.

Модуль 603 вычисления комплексного сопряжения может вычислить комплексное сопряжение задержанного первого контрольного сигнала и выдать вычисленный сигнал.

Первый умножитель 605 может умножить выходной сигнал из модуля 603 вычисления комплексного сопряжения на принятый сигнал и выдать умноженный сигнал.

Второй умножитель 607 может умножить выходной сигнал из первого умножителя 605 на величину частотного сдвига (обозначенную ejfSHt), примененного к части B, и выдать умноженный сигнал.

Первый фильтр 611 выполняет скользящее усреднение по предопределенному периоду времени относительно выходного сигнала из второго умножителя 607. Часть скользящего среднего значения может являться длиной циклического префикса (B). В этом варианте воплощения первый фильтр 611 может вычислить среднее значение сигнала, включенного в длину части B. Тогда в результате вывода из первого фильтра 611 значение корреляции частей A и C, включенных в часть, среднее значение которой вычислено, в значительной степени становится нулевым, и остается результат корреляции частей B и A. Поскольку сигнал части B умножается на значение частотного сдвига посредством второго умножителя 607, он равен сигналу, полученному посредством дублирования второй половины части A.

Третий умножитель 609 может умножить выходной сигнал из первого умножителя 605 на величину частотного сдвига (обозначенную -ejfSHt), примененного к части C, и выдать умноженный сигнал.

Второй фильтр 613 выполняет скользящее усреднение по предопределенному периоду времени относительно выходного сигнала из третьего умножителя 609. Часть скользящего среднего значения может являться длиной циклического суффикса (C). В этом варианте воплощения второй фильтр 613 может вычислить среднее значение сигнала, включенного в длину части C. Тогда в результате вывода из второго фильтра 613 значение корреляции частей A и B, включенных в часть, среднее значение которой вычислено, в значительной степени становится нулевым, и остается результат корреляции частей C и A. Поскольку сигнал части C умножается на значение частотного сдвига посредством третьего умножителя 609, он равен сигналу, полученному посредством дублирования первой половины части A.

Второй модуль 615 задержки может задержать выходной сигнал первого фильтра 611. Например, второй модуль 615 задержки задерживает сигнал, отфильтрованный первым фильтром 611, на длину части B + 1/2A и выдает задержанный сигнал.

Четвертый умножитель 617 умножает сигнал, задержанный вторым модулем 615 задержки, на сигнал, отфильтрованный вторым фильтром 613, и выдает умноженный сигнал.

Модуль 619 поиска пика выполняет поиск местоположения, в котором формируется пиковое значение от умноженного выходного сигнала из четвертого умножителя 617, и выдает найденное местоположение модулю 621 измерения фазы. Пиковое значение и местоположение могут быть использованы для оценки смещения синхронизации.

Модуль 621 измерения фазы может измерить измененную фазу с использованием пикового значения и местоположения, выданных модулем 619 поиска пика, и выдать измеренную фазу. Значение фазы может быть использовано для оценки дробного смещения несущей частоты.

Как описано выше, генератор колебаний для формирования частоты, используемой для выполнения частотного сдвига посредством второго множителя 607 и третьего умножителя 609 может сформировать какую-либо погрешность фазы. Однако даже в этом варианте воплощения четвертый умножитель 617 может устранить погрешность фазы генератора колебаний.

Выходные результаты первого фильтра 611 и второго фильтра 613 и выходные результаты четвертого умножителя 617 могут быть выражены следующим уравнением.

[Уравнение 5]

где y_MAF1 и y_MAF2 соответственно обозначают выходную информацию первого фильтра 611 и второго фильтра 613, и y_prod обозначает выходную информацию четвертого умножителя 617. Кроме того, a1 и a2 соответственно обозначают уровни результатов корреляции и f и соответственно обозначают частотное смещение и погрешность фазы генератора колебаний.

В соответствии с этим y_MAF1 и y_MAF2 могут включать в себя погрешности фазы генератора колебаний, имеющие разные знаки, но погрешность фазы генератора колебаний устраняется в результате четвертого умножителя 617. В соответствии с этим частотное смещение f может быть оценено независимо от погрешности фазы генератора колебаний приемника сигнала.

Оцененное частотное смещение может быть выражено следующим уравнением.

[Уравнение 6]

где оцененное частотное смещение f удовлетворяет условию 0<=f<1.

Таким образом, наложение фазы может сформироваться в диапазоне 0,5<=f<1 в частотном смещении, оцененном в уравнении [4], но наложение фазы не формируется в частотном смещении, оцененном в уравнении [6]. В соответствии с этим частотное смещение может быть измерено более точно. Структура первого контрольного сигнала может быть использована в символе данных и втором частотном сигнале. Если используется такая структура, может быть улучшена производительность оценки смещения, такая как помехи незатухающего колебания (CW), и может быть улучшена производительность приема приемника.

Фиг.57 является изображением, показывающим вариант воплощения обнаружения первого контрольного сигнала и измерения смещения синхронизации и частотного смещения с использованием обнаруженного результата.

Этот вариант воплощения включает в себя первый модуль 601 задержки, третий модуль 602 задержки, первый модуль 603 вычисления комплексного сопряжения, второй модуль 604 вычисления комплексного сопряжения, первый умножитель 605, пятый умножитель 606, второй умножитель 607, первый фильтр 611, второй модуль 615 задержки, третий умножитель 609, второй фильтр 613, четвертый умножитель 617, модуль 619 поиска пика и модуль 621 измерения фазы.

В этом варианте воплощения первый модуль 601 задержки может задержать принятый сигнал. Например, первый модуль 601 задержки может задержать принятый сигнал на длину циклического суффикса.

Третий модуль 602 задержки может задержать сигнал, задержанный первым модулем 601 задержки. Например, третий модуль 602 задержки дополнительно задерживает сигнал на разность между длиной циклического префикса и длиной циклического суффикса.

Первый модуль 603 вычисления комплексного сопряжения может вычислить комплексное сопряжение сигнала, задержанного третьим модулем 602 задержки, и выдать вычисленный сигнал. Второй модуль 604 вычисления комплексного сопряжения может вычислить комплексное сопряжение сигнала, задержанного первым модулем 601 задержки, и выдать вычисленный сигнал.

Первый умножитель 605 может умножить выходной сигнал первого модуля 603 вычисления комплексного сопряжения на принятый сигнал и выдать умноженный сигнал. Пятый умножитель 606 может умножить комплексное сопряжение, вычисленное вторым модулем 604 вычисления комплексного сопряжения, на принятый сигнал и выдать умноженный сигнал.

Второй умножитель 607 может умножить выходной сигнал из первого умножителя 605 на величину частотного сдвига (обозначенную ejfSHt), примененного к части B, и выдать умноженный сигнал.

Первый фильтр 611 выполняет скользящее усреднение по предопределенному периоду времени относительно выходного сигнала второго умножителя 607. Часть скользящего среднего значения может стать длиной полезной части (A) первого контрольного сигнала.

Третий умножитель 609 может умножить выходной сигнал второго умножителя 604 на величину частотного сдвига (обозначенную -ejfSHt), примененного к части C, и выдать умноженный сигнал.

Второй фильтр 613 выполняет скользящее усреднение по предопределенному периоду времени относительно выходного сигнала третьего умножителя 609. Часть скользящего среднего значения может стать длиной полезной части A первого контрольного сигнала.

Второй модуль 615 задержки может задержать выходной сигнал первого фильтра 611. Например, второй модуль 615 задержки задерживает сигнал, отфильтрованный первым фильтром 611, на длину полезной части (A) первого контрольного сигнала и выдает задержанный сигнал.

Четвертый умножитель 617 умножает сигнал, задержанный вторым модулем 615 задержки, на сигнал, отфильтрованный вторым фильтром 613, и выдает умноженный сигнал. Четвертый умножитель 617 может устранить погрешность фазы генератора колебаний.

Операции модуля 619 поиска пика и модуля 621 измерения фазы аналогичны операциям описанного выше варианта воплощения. Модуль 619 поиска пика выполняет поиск местоположения, в котором формируется пиковое значение от умноженного выходного сигнала из четвертого умножителя 617, и выдает найденное местоположение модулю 621 измерения фазы. Пиковое значение и местоположение могут быть использованы для оценки смещения синхронизации.

Фиг.58 является изображением, показывающим вариант воплощения способа передачи сигнала.

Транспортный поток, передающий службу, кодируется с коррекцией ошибок (этап S110). Схема кодирования с коррекцией ошибок может изменяться в зависимости от транспортных потоков.

Схема кодирования LDPC с коррекцией ошибок может использоваться в качестве схемы кодирования с коррекцией ошибок, и кодирование с коррекцией ошибок может быть выполнено на различных кодовых скоростях. Биты, которые кодируются с коррекцией ошибок в соответствии с заданной кодовой скоростью с коррекцией ошибок, могут быть включены в закодированный с коррекцией ошибок блок в соответствии с режимом кодирования с коррекцией ошибок. Если схема кодирования с коррекцией ошибок является схемой LDPC, могут использоваться нормальный режим (64800 битов) и короткий режим (16200 битов).

Закодированный с коррекцией ошибок транспортный поток подвергается чередованию (этап S120). Чередование может быть выполнено посредством изменения направлений записи и чтения битов, включенных в закодированный с коррекцией ошибок блок, в память и из памяти. Количество строк и количество столбцов памяти могут быть изменены в соответствии с режимом кодирования с коррекцией ошибок. Чередование может быть выполнено по блокам, закодированным с коррекцией ошибок.

Чередованные биты преобразуются в символы (этап S130). Способ символьного преобразования может быть изменен в соответствии с транспортными потоками или в транспортном потоке. Например, в качестве способа символьного преобразования могут использоваться способ символьного преобразования высокого порядка и способ символьного преобразования низкого порядка. Когда символы преобразуются, чередованный битовый поток может быть демультиплексирован в соответствии со способом символьного преобразования или кодовой скоростью кода с коррекцией ошибок, и символы могут быть преобразованы с использованием битов, включенных в демультиплексированные подпотоки. Тогда последовательность битов в слове ячейки, преобразованном в символы, может быть изменена.

Преобразованные символы повергаются чередованию (этап S140). Преобразованные символы могут быть подвергнуты чередованию по блокам, закодированным с коррекцией ошибок. Модули 132a и 132b временного чередования могут подвергнуть чередованию символы по блокам, закодированным с коррекцией ошибок. Таким образом, транспортный поток снова подвергается чередованию на уровне символов.

Чередованные символы транспортного потока разделяются, разделенные символы распределяются сигнальному кадру, имеющему по меньшей мере один диапазон частот и содержащему слоты, которые разделяются по времени на диапазоны частот, и преамбула, содержащая первый контрольный сигнал и второй контрольный сигнал, размещается в начальной части сигнального кадра (этап S150). Чередованные символы потока службы могут формировать канал PLP относительно транспортного потока для обеспечения службы. Потоки, формирующие канал PLP, могут быть разделены и распределены сигнальному кадру. Канал PLP может быть распределен по меньшей мере одному сигнальному кадру, имеющему по меньшей мере один диапазон частот. Если размещается множество диапазонов частот, символы, формирующие канал PLP, могут быть размещены в слотах, сдвинутых между диапазонами частот. Биты, включенные в поток службы, могут быть размещены в сигнальном кадре по блокам, закодированным с коррекцией ошибок и подвергнутым чередованию.

Сигнальный кадр преобразовывается во временную область в соответствии со схемой OFDM (этап S160).

Циклический префикс, полученный посредством частотного смещения первой части полезной части первого контрольного сигнала, и циклический суффикс, полученный посредством частотного смещения второй части полезной части, вставляются в символ OFDM, включающий в себя первый контрольный сигнал во временной области (этап S170). Если преамбула не вставляется в частотной области, преамбула, содержащая первый контрольный сигнал и второй контрольный сигнал, может быть вставлена во временной области. Первый контрольный сигнал временной области может включать в себя полезную часть, циклический префикс первой части полезной части и циклический суффикс второй части полезной части. Первая часть может являться самой задней частью или самой передней частью полезной части. Вторая часть может являться самой передней частью или самой задней частью полезной части.

Сигнальный кадр, содержащий первый сигнал кадра, передается посредством радиочастотного канала (этап S180).

Поскольку полезная часть первого контрольного сигнала включает в себя сдвинутый по частоте циклический префикс и циклический суффикс, сигнальный кадр может быть хорошо идентифицирован как структура первого контрольного сигнала. Смещение синхронизации или частотное смещение могут быть оценены и компенсированы с использованием структуры первого контрольного сигнала.

Фиг.59 является изображением, показывающим вариант воплощения способа приема сигнала.

Сигнал принимается из заданного диапазона частот, включенного в сигнальный кадр (этап S210). Сигнальный кадр может иметь по меньшей мере один диапазон частот. Сигнал может быть принят из заданного диапазона частот.

Из принятого сигнала идентифицируются первый контрольный сигнал, содержащий циклический префикс, полученный посредством частотного смещения первой части полезной части, и циклический суффикс, полученный посредством частотного смещения второй части полезной части, и сигнальный кадр, в котором блоки, включающие в себя символы транспортного потока, распределены множеству слотов во временной области, демодулируется посредством схемы OFDM с использованием первого контрольного сигнала (этап S220). Процесс демодуляции с использованием первого контрольного сигнала будет подробно описан позже.

Идентифицированный сигнальный кадр анализируется (этап S230). Сигнальный кадр может включать в себя по меньшей мере один диапазон частот. В сигнальном кадре закодированные с коррекцией ошибок блоки, включающие в себя символы, в которые преобразован транспортный поток, могут быть распределены символам OFDM вместе с закодированными с коррекцией ошибок блоками другого транспортного потока. Если сигнальный кадр содержит множество диапазонов частот, закодированные с коррекцией ошибок блоки могут быть распределены символам OFDM, которые сдвинуты по времени во множестве диапазонов частот.

Символы, в которые преобразован транспортный поток, подвергаются обратному чередованию из проанализированного сигнального кадра (этап S240). Обратное чередование может быть выполнено на уровне символов, в которые преобразован транспортный поток. Например, модули 245a и 245b обратного временного чередования могут подвергнуть обратному чередованию закодированные с коррекцией ошибок блоки, содержащие символы, в которые преобразован транспортный поток.

Затем подвергнутые обратному чередованию символы подвергаются обратному преобразованию для получения транспортного потока (этап S250). Когда символы подвергаются обратному преобразованию, может быть выдано множество подпотоков, полученных посредством обратного преобразования символов, выданные подпотоки могут быть мультиплексированы, и может быть выдан закодированный с коррекцией ошибок транспортный поток. Схема мультиплексирования может быть изменена в соответствии со способом символьного преобразования и скоростью кодирования с коррекцией ошибок. Способ обратного символьного преобразования может быть изменен в одном транспортном потоке или в соответствии с транспортными потоками.

Транспортный поток подвергается обратному чередованию, и подвергнутый обратному чередованию транспортный поток кодируется с коррекцией ошибок (этап S260).

В соответствии с устройством для передачи и приема сигнала и способом передачи и приема сигнала варианта воплощения настоящего изобретения возможно легко обнаружить и восстановить переданный сигнал. Кроме того, возможно улучшить производительность передачи/приема сигнала системы передачи/приема.

Фиг.60 является блок-схемой последовательности операций, иллюстрирующей вариант воплощения идентификации первого контрольного сигнала и оценки смещения в процессе демодуляции.

Первый контрольный сигнал содержит циклический префикс, полученный посредством частотного смещения первой части его полезной части, и циклический суффикс, полученный посредством частотного смещения второй части его полезной части. Временное смещение и частотное смещение могут быть вычислены с использованием первого контрольного сигнала следующим образом.

Принятый сигнал задерживается (этап S311). Например, часть задержки может являться полезной частью первого контрольного сигнала или 1/2 полезной части. В качестве альтернативы, часть задержки может являться длиной циклического префикса или длиной циклического суффикса.

Вычисляется комплексное сопряжение задержанного сигнала (этап S313).

Комплексное сопряжение принятого сигнала и задержанного сигнала перемножаются (этап S315). Задержанный сигнал, умноженный на комплексное сопряжение, может являться сигналом, имеющим описанную выше длину. Если сигнал задержки имеет длину циклического префикса или циклического суффикса, может быть вычислено комплексное сопряжение задержанного сигнала.

Сигнал, умноженный на комплексное сопряжение, обратно сдвигается в соответствии с частотным сдвигом циклического префикса (этап S317). Таким образом, сигнал, умноженный на комплексное сопряжение, сдвигается на обратную величину частотного сдвига сигнала циклического префикса. Таким образом, сигнал, который сдвинут вверх по частоте, сдвигается вниз по частоте (или сигнал, который сдвинут вниз по частоте, сдвигается вверх по частоте).

Затем вычисляется среднее значение сигнала, который обратно сдвинут в соответствии с частотным сдвигом циклического префикса (этап S319). Часть, среднее значение которой вычисляется, может являться длиной циклического префикса или длиной полезной части A первого контрольного сигнала в зависимости от вариантов воплощения. Поскольку среднее значение вычисляется относительно сигнала, имеющего одинаковую длину с принятым сигналом, скользящее среднее значение может быть выдано вместе с принятым сигналом.

Сигнал, среднее значение которого вычислено, задерживается (этап S321). Часть задержки может являться суммой длины циклического префикса и длины 1/2 полезного периода, длины циклического префикса или длины полезной части первого контрольного сигнала в соответствии с вариантом воплощения.

Сигнал, умноженный на этапе S315, обратно сдвигается в соответствии с частотным сдвигом циклического суффикса (этап S323). Сигнал, умноженный на комплексное сопряжение, сдвигается на обратную величину частотного сдвига сигнала циклического суффикса. Таким образом, сигнал, который сдвинут вверх по частоте, сдвигается вниз по частоте (или сигнал, который сдвинут вниз по частоте, сдвигается вверх по частоте).

Вычисляется среднее значение относительно сигнала, который обратно сдвинут в соответствии с частотным сдвигом циклического суффикса (этап S325). Вычисляется скользящее среднее значение относительно сигнала, соответствующего длине вычисленного циклического суффикса или длине полезной части первого контрольного сигнала в соответствии с вариантами воплощения.

Сигнал, задержанный на этапе S321, и сигнал, среднее значение которого вычислено на этапе S325, перемножаются (этап S327).

Отыскивается местоположение пика результата умножения (этап S329), и с использованием пикового значения измеряется фаза сигнала (этап S331). Найденный пик может использоваться для оценки смещения по времени, и измеренная фаза может использоваться для оценки частотного смещения.

В этой блок-схеме последовательности операций могут быть изменены длина циклического суффикса, длина циклического префикса и величина обратного частотного сдвига.

В соответствии с устройством для передачи и приема сигнала и способом передачи и приема сигнала изобретения, если символ данных, формирующий канал PLP, и символы, формирующие преамбулу, модулируются в одном и том же режиме преобразования FFT, вероятность того, что символ данных обнаруживается посредством преамбулы, является низкой, и уменьшается вероятность того, что преамбула обнаруживается ошибочно. Если содержатся помехи незатухающего колебания (CW), как аналоговый телевизионный сигнал, уменьшается вероятность того, что преамбула ошибочно обнаруживается посредством шумового компонента постоянного тока (DC), сформированного во время корреляции.

В соответствии с устройством для передачи и приема сигнала и способом передачи и приема сигнала изобретения, если размер преобразования FFT, примененного к символу данных, формирующему канал PLP, больше размера преобразования FFT, примененного к преамбуле, рабочие характеристики обнаружения преамбулы могут быть улучшены даже в канале с задержкой распространения, имеющем длину, равную или больше длины полезной части символа преамбулы. Поскольку в преамбуле используется и циклический префикс (B), и циклический суффикс (C), может быть оценено дробное смещение несущей частоты.

Далее будет описан пример способа передачи и приема сигналов в соответствии с упомянутым выше способом чередования битов.

Фиг.61 иллюстрирует другой пример способа передачи и приема сигналов в соответствии с настоящим изобретением.

Транспортные потоки, включающие в себя службу, кодируются с коррекцией ошибок (этап S411).

Биты закодированных с коррекцией ошибок транспортных потоков подвергаются чередованию посредством изменения способа сохранения битов в памяти и способа чтения битов из памяти в соответствии со способом символьного преобразования (этап S413). В этом случае, чередование битов выполняется таким образом, что биты сохраняются в памяти по столбцам, причем память имеет множество строк и столбцов в соответствии со способом символьного преобразования, формируется смещение между местоположениями первых битов, сохраненных в каждом столбце, в соответствии со способом символьного преобразования, и в каждом столбце биты сохраняются с местоположения, в котором сохраняются первые биты, до местоположения, в котором биты сохраняются в соответствии с циклической адресацией.

Если сохраненные биты считываются, биты, сохраненные в памяти в соответствии со способом символьного преобразования, считываются по строкам. В этом случае должно быть формировано смещение в местоположениях первых битов, считываемых из каждой строки, в соответствии со способом символьного преобразования, и в каждом столбце биты считываются из местоположения, в котором считываются первые биты в соответствии с циклической адресацией.

Подвергнутые чередованию биты преобразуются в символы в соответствии с упомянутым выше способом символьного преобразования (этап S415).

Подвергнутые преобразованию символы распределяются сигнальным кадрам, передаваемым по меньшей мере по одному радиочастотному каналу, и преамбула, которая включает в себя первый контрольный сигнал, который может идентифицировать сигнальные кадры, размещается в сигнальных кадрах (этап S417).

Сигнальные кадры модулируются и затем передаются (этап S419).

Далее будет описан способ приема и обработки упомянутого выше сигнала.

Сигнал приема, который включает в себя сигнальные кадры, переданные по меньшей мере по одному радиочастотному каналу, принимается из первого радиочастотного канала, и сигнальные кадры идентифицируются из первого контрольного сигнала преамбулы сигнальных кадров (этап S421).

Сигнальные кадры демодулируются, и демодулированные сигнальные кадры анализируются таким образом, что выдаются символы первого транспортного потока среди множества временных слотов (этап S423).

Символы подвергаются обратному преобразованию в соответствии со способом символьного преобразования для выдачи битовых потоков (этап S425).

Выданные битовые потоки подвергаются обратному чередованию посредством изменения способа сохранения битов в памяти и способа чтения битов из памяти (этап S427). Используется чередование битов, соответствующее этапу S413. Биты сохраняются в памяти по столбцам, причем память имеет множество строк и столбцов в соответствии со способом символьного преобразования. В этом случае биты должны быть сохранены в памяти так, чтобы было формировано смещение между местоположениями первых битов, сохраненных в каждом столбце, в соответствии со способом символьного преобразования, и в каждом столбце биты сохраняются с местоположения, в котором сохраняются первые биты, до местоположения, в котором биты сохраняются в соответствии с циклической адресацией.

Если сохраненные биты считываются, биты, сохраненные в памяти в соответствии со способом символьного преобразования, считываются по строкам. В этом случае должно быть формировано смещение в местоположениях первых битов, считываемых из каждой строки, в соответствии со способом символьного преобразования, и в каждом столбце биты считываются из местоположения, в котором считываются первые биты в соответствии с циклической адресацией.

Подвергнутые обратному чередованию биты декодируются с коррекцией ошибок (этап S429).

Фиг.62 является изображением, показывающим другой вариант воплощения устройства для передачи сигнала. Устройство передачи сигнала, показанное на фиг.62, включает в себя входной процессор 110, модуль 120 кодирования и модуляции, модуль 130 построения кадров, кодер 140 MIMO/MISO, модуляторы 150a, ..., 150r, соответствующие нескольким трактам кодера 140 MIMO/MISO, и несколько аналоговых процессоров 160a, ..., 160r. Этот вариант воплощения аналогичен варианту воплощения, показанному на фиг.4, за исключением того, что в него дополнительно включены генератор 1301 информации L1/L2 и кодер 1303 информации L1/L2 для кодирования и чередования информации уровня 1 и информации уровня 2. Теперь будут подробно описаны примеры генератора 1301 информации и кодера 1303 информации.

Как описано выше, информация уровня 1 может включать в себя информацию о конфигурации канала PLP сигнального кадра и может быть включена во второй контрольный сигнал. Информация уровня 2 может описывать службу, передаваемую каналом PLP, включенным в сигнальный кадр, и может быть передана во втором контрольном сигнале или общем канале PLP. Например, хотя второй контрольный сигнал и общий канал PLP, включенные в сигнальный кадр, передаются по множеству радиочастотных каналов сигнального кадра, одинаковое значение передается по множеству радиочастотных каналов. В соответствии с этим, поскольку усиление частотного разнесения не может быть получено, сигналы могут быть обработаны таким образом, что возможность восстановления информации улучшается в соответствии с кодированием с коррекцией ошибок или чередованием.

Если модуль 130 построения кадров формирует сигнальный кадр, генератор 1301 информации может сформировать информацию уровня 1 и информацию уровня 2, которая будет включена в сигнальный кадр. Генератор 1301 информации может формировать местоположение сигнального кадра, в котором будет передан транспортный поток для передачи службы, и информацию модуляции и кодирования транспортного потока.

Кодер 1303 информации может кодировать информацию уровня 1 и информацию уровня 2, сформированную генератором 1301 информации, в соответствии с информацией модуляции и кодирования. Модуль 130 построения кадров вставляет информацию уровня 1, закодированную кодером 1303 информации, во второй контрольный сигнал и вставляет информацию уровня 2 во второй контрольный сигнал или общий канал PLP. В соответствии с этим, информация уровня 1 и информация уровня 2 могут быть защищены от ошибки канала передачи посредством кодера 1303 информации.

Фиг.63 является изображением, показывающим вариант воплощения кодера 1303 информации. Кодер информации может включать в себя первый кодер 1311, первый модуль 1313 чередования, второй кодер 1315 и второй модуль 1317 чередования.

Первый кодер 1311 является внешним кодером, который выполняет первое кодирование с коррекцией ошибок относительно входных данных (информации уровня 1 и информации уровня 2). Например, входные данные могут быть закодированы с коррекцией ошибок в соответствии со схемой BCH кодирования с коррекцией ошибок. Кодирование с коррекцией ошибок первого кодера 1311 выполняется для того, чтобы снизить нижний уровень вероятности ошибок в соответствии со схемой кодирования с коррекцией ошибок второго кодера.

Первый модуль 1313 чередования является внешним модулем чередования, который может чередовать данные, выдаваемые первым кодером 1311. Первый модуль 1313 чередования может уменьшить пакетные ошибки.

Второй кодер 1315 является внутренним кодером, который выполняет второе кодирование с коррекцией ошибок относительно данных, выдаваемых первым модулем 1313 чередования. Например, второй кодер 1315 может кодировать данные, подвергнутые чередованию первым модулем 1313 чередования, в соответствии со схемой кодирования LDPC с коррекцией ошибок.

Второй кодер 1315 может выполнять укорачивание и перфорацию относительно данных, которые должны быть закодированы с коррекцией ошибок, когда кодируются входные данные. Например, поскольку количество информации уровня 1 и информации уровня 2 меньше, чем количество данных транспортного потока для передачи службы, может использоваться код с короткой длиной. В соответствии с этим, второй кодер 1315 может выполнять укорачивание и перфорацию из родительского кода с низкой кодовой скоростью и выдавать код коррекции ошибок с короткой длиной. В качестве родительского кода может использоваться код LDPC или сверточный код.

Второй кодер 1315 добавляет нуль (0) к небольшому размеру информационных битов (заполнение нулями), и таким образом второй кодер 1315 согласовывает количество входных битов для кодирования LDPC (укорачивание). После кодирования LDPC второй кодер 1315 удаляет добавленный нуль и выполняет перфорацию части сформированных битов четности кодируемых данных для согласования с кодовой скоростью.

Второй модуль 1317 чередования является внутренним модулем чередования, который выполняет чередование битов относительно данных, закодированных вторым кодером 1315. Чередование битов может быть выполнено в соответствии с одной из схем, показанных на фиг.20-28.

Фиг.64 является изображением, показывающим другой вариант воплощения устройства для приема сигнала. Этот вариант воплощения аналогичен устройству приема сигнала, показанному на фиг.39. В соответствии с этим вариант воплощения устройства приема сигнала включает в себя первый приемник 210a сигнала, n-й приемник 210n сигнала, первый демодулятор 220a, n-й демодулятор 220n, декодер 230 MIMO/MISO, анализатор 240 кадра, декодирующий демодулятор 250 и выходной процессор 260. Вариант воплощения этого чертежа дополнительно включает в себя декодер 2401 информации L1/L2 и модуль 2403 извлечения информации L1/L2.

Анализатор 240 кадра может анализировать сигнальный кадр. Анализатор 240 кадра может анализировать преамбулу сигнального кадра, включающую в себя первый контрольный сигнал и второй контрольный сигнал. Анализатор 240 кадра может анализировать общий анализатор.

Анализатор 240 кадра выдает информацию уровня 1 и информацию уровня 2, включенную во второй контрольный сигнал и общий канал PLP, декодеру 2401 информации. Декодер 2401 информации декодирует информацию уровня 1 и информацию уровня 2. Пример декодера 2401 информации будет подробно описан позже. Модуль 2403 извлечения информации извлекает декодированную информацию уровня 1 и информацию уровня 2 и выдает информацию уровня 1 анализатору 240 кадра и системному контроллеру (не показан). Анализатор 240 кадра может проверить конфигурацию каналов PLP, включенных в сигнальный кадр, с использованием извлеченной информации уровня 1 и выдать канал PLP, выбранный пользователем, в соответствии с информацией уровня 1.

Фиг.65 является изображением, показывающим подробный вариант воплощения декодирования информации уровня 1 и информации уровня 2. Этот вариант воплощения может включать в себя первый модуль 2411 обратного чередования, первый декодер 2413, второй модуль 2415 обратного чередования и второй декодер 2417.

Первый модуль 2411 обратного чередования выполняет внутреннее чередование относительно входных данных, включающих в себя информацию уровня 1 и информацию уровня 2. Схема обратного чередования первого модуля 2411 обратного чередования может быть выполнена в соответствии с одной из схем чередования битов, описанных со ссылкой на фиг.20-28.

Первый декодер 2413 выполняет декодирование с коррекцией ошибок относительно подвергнутых обратному чередованию данных в соответствии с первой схемой кодирования с коррекцией ошибок. В этом случае могут быть декодированы данные, включающие в себя укороченную и перфорированную информацию уровня 1 и информацию уровня 2.

Например, первый декодер 2413 выполняет обратную перфорацию относительно битов проверки на четность из данных, выданных первым модулем 2411 обратного чередования. Кроме того, первый декодер 2413 добавляет 0 к подвергнутым обратной перфорации данным и выполняет декодирование с коррекцией ошибок. Первый декодер 2413 удаляет добавленный 0 и выдает укороченные данные.

Второй модуль 2415 обратного чередования выполняет обратное чередование относительно данных, декодированных с коррекцией ошибок первым декодером 2413, и второй декодер 2417 выполняет декодирование с коррекцией ошибок относительно данных, выданных вторым модулем 2415 обратного чередования, в соответствии со второй схемой кодирования с коррекцией ошибок. Второй декодер 2417 может выдать исходные данные информации уровня 1 и информации уровня 2.

Хотя в описанном выше варианте воплощения информация уровня 1 и информация уровня 2 кодируется/декодируется с коррекцией ошибок с использованием схемы укорачивания и схемы перфорации, по меньшей мере одна информация из информации уровня 1 и информации уровня 2 может быть кодирована/декодирована с коррекцией ошибок. Например, схема укорачивания и схема перфорации могут использоваться только относительно информации уровня 1. В этом случае варианты воплощения, показанные на фиг.63 и 65, могут использоваться только относительно информации уровня 1. Варианты воплощения, показанные на фиг.6 и 49, могут использоваться только относительно информации уровня 1 и наоборот.

Фиг.66 является блок-схемой последовательности операций, иллюстрирующей способ для передачи и приема сигнала. Далее будет описан вариант воплощения обработки информации уровня 1. Однако информация уровня 2 может быть передана с размещением в общем канале PLP, аналогичном этому варианту воплощения. Далее будет подробно описан вариант воплощения декодирования и кодирования информации уровня 1.

Формируется информация уровня 1, которая будет вставлена в сигнальный кадр (этап S501). Информация уровня 1 может включать в себя информацию о конфигурации канала PLP сигнального кадра и информацию для идентификации сигнального кадра. Информация о конфигурации канала PLP может включать в себя информацию о каналах PLP, включенных в суперкадр, содержащийся во множество сигнальных кадров, и информацию о сигнальных кадрах суперкадра. Канал PLP может являться элементом, в котором транспортные потоки индивидуально закодированы и модулированы, чтобы передать транспортные потоки. Канал PLP может быть распределен по меньшей мере одному радиочастотному каналу сигнального кадра или множеству сигнальных кадров.

Информация уровня 1 кодируется с использованием схемы кодирования с коррекцией ошибок, включающей в себя схему укорачивания и схему перфорации (этап S503). Поскольку размер информации уровня 1, которая должна быть вставлена в сигнальный кадр, является маленьким, информация уровня 1 может быть закодирована с использованием схемы кодирования с коррекцией ошибок в соответствии с коротким режимом схемы кодирования с коррекцией ошибок, такой как схема кодирования LDPC.

Биты закодированной с коррекцией ошибок информации уровня 1 подвергаются чередованию (этап S505).

В качестве кодирования с коррекцией ошибок может быть выполнен первый процесс кодирования с коррекцией ошибок или второй процесс кодирования с коррекцией ошибок. Затем первое чередование выполняется после первого кодирования с коррекцией ошибок и второе чередование выполняется после второго кодирования с коррекцией ошибок. В качестве второго кодирования с коррекцией ошибок может использоваться схема кодирования с коррекцией ошибок LDPC.

Например, второй этап кодирования с коррекцией ошибок выполняется посредством добавления 0 к входным данным, чтобы проверить количество входных данных (укорачивание). После второго кодирования с коррекцией ошибок часть сформированных битов проверки на четность перфорируется, и регулируется кодовая скорость второй схемы кодирования с коррекцией ошибок (перфорация).

Подвергнутые чередованию биты информации уровня 1 размещаются в преамбуле сигнального кадра, и каналы PLP размещаются в сигнальном кадре (этап S507). Сигнальный кадр может включать в себя каналы PLP, которые будут переданы через по меньшей мере один радиочастотный канал.

Сигнальный кадр модулируется и передается через по меньшей мере один радиочастотный канал (этап S509).

Если сигнал принимается, сигнальный кадр, переданный в радиочастотном диапазоне, включающем в себя по меньшей мере один радиочастотный канал, принимается из первого радиочастотного канала (этап S511).

Сигнальный кадр принятого сигнала демодулируется (этап S513).

Преамбула сигнального кадра, включающая в себя информацию уровня 1, анализируется, и выдается информация уровня 1 (этап S515).

Биты информации уровня 1 подвергаются обратному чередованию (этап S517).

Подвергнутые обратному чередованию биты декодируются с использованием схемы декодирования с коррекцией ошибок, включающей в себя схему укорачивания и схему перфорации (этап S519). На этом этапе, например, подвергнутые обратному чередованию биты подвергаются обратной перфорации, и 0 добавляется в соответствии со схемой кодирования с коррекцией ошибок. Данные, к которым добавлен 0, декодируются с коррекцией ошибок, и добавленный 0 удаляется.

Сигнальный кадр анализируется с использованием декодированной с коррекцией ошибок информации уровня 1, и из сигнального кадра получаются каналы PLP (этап S521).

С помощью этого процесса, поскольку кодирование с коррекцией ошибок выполняется относительно преамбулы сигнального кадра, и посредством этого не может быть получено усиление разнесения, возможно корректировать ошибку информации, включенной в преамбулу. В соответствии с этим возможно улучшить производительность приема информации, включенной в верную преамбулу.

Для специалистов в области техники будет очевидно, что различные модификации и изменения могут быть внесены в настоящее изобретение без отступления от объема изобретения. Таким образом, предполагается, что настоящее изобретение охватывает модификации и изменения этого изобретения, если они находятся в объеме приложенной формулы изобретения и ее эквивалентов.

Варианты воплощения изобретения

Варианты воплощения изобретения описываются в форме предпочтительного варианта воплощения изобретения.

Промышленная применимость

Способ передачи/приема сигнала и устройство для передачи/приема сигнала настоящего изобретения могут использоваться в областях связи и широковещания.