функционально-интегрированная ячейка фоточувствительной матрицы

Формула изобретения

1. Функционально-интегрированная ячейка фоточувствительной матрицы, содержащая фоточувствительный элемент, шины общую, питания, адресную и разрядную, транзистор выборки строк, затвор которого соединен с адресной шиной, отличающаяся тем, что она содержит дополнительно конденсатор и биполярный n-p-n (p-n-p)транзистор, коллектор которого соединен с шиной питания, а эмиттер - с разрядной шиной, база - со стоком p(n)канального МОП транзистора - выборки строк, общая шина соединена с первым выводом конденсатора, второй вывод которого соединен с коллектором биполярного транзистора.

2. Функционально-интегрированная ячейка фоточувствительной матрицы, содержащая шины общую, питания, адресную и разрядную, а также подложку, в которой расположен МОП транзистор выборки строк, затвор которого соединен с адресной шиной, отличающаяся тем, что подложка n(p)типа проводимости соединена с шиной питания, содержит p(n)канальный МОП транзистор - выборки строк и дополнительный биполярный n-p-n (p-n-p)транзистор, которые являются единой функционально-интегрированной структурой, в которой область коллектора является подзатворной областью МОП транзистора, его область базы является областью стока МОП транзистора, в которой расположена область n⁺(p⁺) эмиттера, соединенная с разрядной шиной, при этом общая шина образует с подложкой потенциальную яму, примыкающую к области канала МОП транзистора.

3. Функционально-интегрированная ячейка фоточувствительной матрицы, содержащая фоточувствительный элемент, шины общую, питания, адресную и разрядную, считывающий транзистор, затвор которого соединен с адресной шиной, отличающаяся тем, что электрическая схема ячейки дополнительно содержит конденсатор и полевой n(p) канальный транзистор, исток которого соединен с шиной питания, а сток - с разрядной шиной, затвор - со стоком p(n)канального МОП транзистора, общая шина соединена с первым выводом конденсатора, второй вывод которого соединен с истоком полевого транзистора.

4. Функционально-интегрированная ячейка фоточувствительной матрицы, содержащая шины общую, питания, адресную и разрядную, а также подложку с, в которой расположен считывающий МОП транзистор, затвор которого соединен с адресной шиной, отличающаяся тем, что в интегральной схеме ячейки подложка n(p)типа проводимости соединена с шиной питания, содержит p(n)канальный МОП транзистор - выборки строк и дополнительный полевой n(p) канальный транзистор, которые являются единой функционально-интегрированной структурой, в которой область истока полевого транзистора является подзатворной областью МОП транзистора, его область затвора является областью стока МОП транзистора, в которой расположена область n⁺(p⁺)стока, соединенная с разрядной шиной, при этом общая шина образует с подложкой потенциальную яму, примыкающую к области канала МОП транзистора.

Описание изобретения к патенту

Изобретение относится к области микроэлектроники, а более конкретно к фоточувствительным матрицам приемников оптических, рентгеновских излучений и изображений для применения в фотоаппаратах, видеокамерах, сотовых телефонах, медицинских рентгеновских панелях, а также в универсальных твердотельных экранах, способных одновременно принимать и воспроизводить изображение объектов.

Известны, и широко применяются, ячейки фоточувствительной матрицы (ЯФМ) содержащие фоточувствительные МОП структуры, получившие название «приборы с зарядовой связью» [1. К.Секен, М.Томпсет «Приборы с переносом заряда», Изд-во Мир, 1978 г., стр.12-14] и ячейки, содержащие фоточувствительный диод и управляющий МОП транзистор [2. Robert M.Guidash «CMOS IMAGE SENSOR WITH EXTENDED DYNAMIC RANGE», United States Patent № US 6680498 B2 Date of Patent Jan. 20, 2004; 3. Robert M.Guidash «CMOS ACTIVE PIXEL IMAGE SENSOR WITH EXTENDED DYNAMIC RANGE AND SESITIVITY», United States Patent № US 6710804 B1 Date of Patent Mar. 23, 2004].

Такие приборы просты и технологичны, однако они относительно медленные и не могут быть применимы для приема быстро меняющихся изображений.

Данного недостатка в значительной степени лишены ячейки приемников изображений получивших название «КМОП фотодиодных матриц» (КМОП ФД) [4. Скрылев П.С. и др., «КМДП - ФОТОПРИЕМНИК». Патент РФ 2251760 от 05.08.2002; 5. Gillian F Marshall et. al. «PHOTODETECTOR CTRCUIT» United States Patent № US 6858912 B2 Date of Patent Feb.22, 2005] Среди них по технической сущности наиболее близко к изобретению [6. Yvon Cazaux «CMOS PHOTODETECTOR INCLUDING AN AMORPHOUS SILICON PHOTODIODE AND A SATURATION SYSTEM», United States Patent № US 6831264 B2 Date of Patent Dec. 14, 2004], которое взято за прототип.

Электрическая схема ячейка КМОП ФД содержит основные элементы такие, как фотоприемный элемент - фотодиод, и три МОП транзистора, а именно транзистор восстановления, усиливающий транзистор и транзистор выборки строк, общую шину и шину питания, разрядную и адресную шины, причем затвор считывающего транзистора подключен к адресной шине.

Интегральная схема структура ячейки КМОП ФД состоит из подложки р(n) типа проводимости, в которой расположены области стоков и истоков МОП транзисторов, n(p) типа проводимости, причем область стока транзистора восстановления n(p) типа проводимости образует фотоприемный элемент - фотодиод с подложкой n(p) типа проводимости.

Электрическая схема, топология и конструкция простейшей трех транзисторной ячейки показана на рис.1, а, б, в соответственно.

Однако ячейка КМОП ФД также не позволяет достичь предельного быстродействия и интеграции, причем из-за относительной сложности она имеет низкое значение коэффициента заполнения площади, что уменьшает ее чувствительность.

Техническим эффектом предлагаемого изобретения является устранение данных недостатков, т.е. повышение быстродействия, интеграции и чувствительности ячейки фоточувствительной матрицы.

Указанные эффекты достигаются тем, что в предлагаемой функционально-интегрированной ячейке фотоприемной матрицы (ФИЯФМ) в варианте БИ-МОП ячейки, электрическая схема дополнительно содержит конденсатор и биполярный n-p-n (p-n-p) транзистор, коллектор которого соединен с шиной питания, а эмиттер - с разрядной шиной, база - со стоком p(n) канального МОП транзистора выборки строк, общая шина соединена с первым выводом конденсатора, второй вывод которого соединен с коллектором биполярного транзистора.

А также тем, что в интегральной схеме БИ-МОП ячейки подложка n(p) типа проводимости соединена с шиной питания, содержит p(n) канальный МОП транзистор выборки строк и дополнительный биполярный n-p-n (p-n-p) транзистор, которые являются единой функционально-интегрированной структурой, в которой область коллектора является подзатворной областью МОП транзистора, его область базы является областью стока МОП транзистора, в которой расположена область n(p ⁺) эмиттера, соединенная с разрядной шиной, при этом общая шина образует с подложкой потенциальную яму, примыкающую к области канала МОП транзистора.

С целью улучшения соотношения сигнал-шум в функционально-интегрированной ячейке биполярный транзистор может быть заменен на полевой транзистор (ПТ), управляемый p-n переходом, т.е. в этом варианте ПТ-МОП ячейки электрическая схема дополнительно содержит конденсатор и полевой n(p) канальный транзистор, исток которого соединен с шиной питания, а сток - с разрядной шиной, затвор - со стоком p(n) канального МОП транзистора, общая шина соединена с первым выводом конденсатора, второй вывод которого соединен с истоком полевого транзистора.

А также тем, что в интегральной схеме БИ-МОП ячейки подложка n(p) типа проводимости соединена с шиной питания, содержит p(n) канальный МОП транзистор выборки строк и дополнительный полевой n(p) канальный транзистор, которые являются единой функционально-интегрированной структурой, в которой область истока полевого транзистора является подзатворной областью МОП транзистора, его область затвора является областью стока МОП транзистора, в которой расположена область n(p⁺) стока, соединенная с разрядной шиной, при этом общая шина образует с подложкой потенциальную яму, примыкающую к области канала МОП транзистора.

С целью расширения функциональных возможностей и области применения в области подложки, примыкающей к области канала МОП транзистора, расположена p ⁺(n⁺) область истока, на которой расположен электрод, подсоединенный к первому выводу жидкокристаллического элемента, второй вывод которого подсоединен к общей шине.

Электрические схемы, топологии и структуры ячеек

На рис.1, а показана электрическая схема КМОП ФД ячейки, взятой за прототип, которая содержит фотодиод (ФД), соединенный анодом с общей шиной, катодом - стоком транзистора Т1 - восстановления и затвором усиливающего транзистора - Т2, исток которого подключен к шине питания U_dd, а сток - к истоку считывающего транзистора Т3, затвор которого подключен к адресной шине X, а его сток - к разрядной шине Y.

На рис.1, б и рис.1, в показаны соответственно топология и структура интегральной схемы КМОП ФД ячейки.

На рис.2, а показана электрическая схема БИ-МОП ячейки фоточувствительной матрицы, которая состоит из конденсатора с, подключенного одним выводом к общей шине и вторым выводом - к коллектору биполярного транзистора, затвор МОП транзистора соединен с адресной шиной a, его подзатворная область - с шиной питания U_dd, а сток - с базой биполярного транзистора - Бит, эмиттер которого соединен с разрядной шиной Y, а коллектор - с шиной питания U_dd.

На рис.2, б и рис.2, в показаны соответственно топология и структура интегральной схемы БИ-МОП ячейки, в которой имеется полупроводниковая подложка n-типа - 1, на которой расположен электрод питания U _dd - 2, в которой расположен p-МОП транзистор, область стока - 3, которая образует область базы биполярного транзистора - БИТ, подзатворная область - 1 МОП транзистора, коллектор биполярного транзистора образованы подложкой - 1, затвор - 4 МОП транзистора соединен с адресной шиной X, в области базы биполярного транзистора - БИТ расположена область эмиттера - 5, которая соединена с алюминиевой разрядной шиной 6 - Y, над областью - 7 подложки, примыкающей к области канала - 6 МОП транзистора, расположена общая шина - 8, вышеперечисленные элементы структуры изолированы диэлектриком - 9.

На рис.3, a показана электрическая схема ПТ-МОП ячейки фоточувствительной матрицы, которая состоит из конденсатора с, подключенного одним выводом к общей шине и вторым выводом к истоку полевого транзистора, затвор МОП транзистора выборки строк соединен с адресной шиной X, подзатворная область - с шиной питания U_dd, а сток - с затвором полевого n-канального транзистора, сток которого соединен с разрядной шиной Y, а исток - с шиной питания.

На рис.3, б и рис.3, в показаны соответственно топология и структура интегральной схемы. ПТ-МОП ячейки, в которой имеется полупроводниковая подложка n-типа - 1, на которой расположен электрод питания U_dd (2), в которой расположен p-МОП транзистор выборки строк, область стока - 3 которого является областью затвора полевого n-канального транзистора - ПТ, в которой расположена область истока n-типа полевого транзистора 10, который соединен с разрядной шиной Y, подзатворная область - 1 МОП транзистора и область истока - 7 полевого транзистора ПТ образованы подложкой - 1, затвор - 4 МОП транзистора соединен с адресной шиной X, в области истока - 3 - затвора полевого транзистора - ПТ расположена область канала - 11, над областью - 7 подложки, примыкающей к области канала - 11 МОП транзистора, расположена общая шина 8, вышеперечисленные элементы структуры изолированы диэлектриком - 9.

На рис.4, а показана электрическая схема БИ-МОП ячейка фоточувствительной матрицы, которая состоит из жидкокристаллического элемента с, подключенного одним выводом к общей шине и вторым выводом - к истоку p-канального МОП транзистора выборки строк, затвор которого соединен с адресной шиной X, подзатворная область - с шиной питания U_dd, а сток с базой биполярного транзистора - БИТ, эмиттер которого соединен с разрядной шиной Y, а коллектор - с шиной питания U_dd.

На рис.4, б и рис.4, в показаны соответственно топология и структура интегральной схемы БИ-МОП ячейки, в которой имеется полупроводниковая подложка n-типа - 1, на которой расположен электрод питания - 2, в которой расположен p-МОП транзистор, область истока - 12, область стока - 3 которого образует область базы биполярного транзистора - БИТ, подзатворная область - 1 МОП транзистора и коллектор биполярного транзистора образованы подложкой - 1, затвор - 3 МОП транзистора выборки строк соединен с адресной шиной X, в области базы биполярного транзистора - БИТ расположена область эмиттера - 4, которая соединена с разрядной шиной Y, область истока - 9 МОП транзистора соединена с первым выводом - 13 жидкокристаллического элемента (ЖКЭ), второй вывод которого образует общую шину 8.

Функционально-интегрированная ячейка фоточувствительной матрицы работает следующим образом.

Вначале на шину питания U_dd, соответственно на подложку - 1, и на шину X соответственно затвор - 4 МОП транзистора выборки строк подается положительный потенциал, а на общую шину - нулевой потенциал. В результате этого МОП и биполярный БИТ (полевой ПТ) транзисторы окажутся закрытыми, при этом в области - 6 подложки n-типа, примыкающей к области канала МОП транзистора, образуется область пространственного заряда (ОПЗ), являющаяся потенциальной ямой для дырок, которая и является фоточувствительным элементом ячейки - пиксели матрицы. Световое или иное (рентгеновское) излучение проникает в потенциальную яму через фотопрозрачный и электропроводящий материал общей шины (выполненного из соединений олова) и образует электронно-дырочные пары. Дырки под действием нулевого потенциала общей шины накапливаются в потенциальной яме, а электроны из нее уходят. Таким образом количество накопленных во время облучения дырок будет соответствовать дозе падающего излучения, т.е. воспроизводить изображение объекта. Считывание накопленного заряда дырок и потенциальной ямы ячейки - пиксели осуществляется путем подачи отрицательного потенциала, относительно подложки, на затвор МОП транзистора, в результате чего он открывается и накопленный в потенциальной яме заряд поступает в базу биполярного БИТ (затвор полевого транзистора). Этот заряд усиливается транзистором и затем поступает в разрядную шину Y. Сброс - обнуление информационного сигнала - заряда дырок, находящегося в потенциальной яме пиксели - ячейке матрицы, осуществляется подачей на общую шину высокого потенциала на общую шину.

При добавлении в структуру МОП выборки строк транзистора p⁺-области истока - 12, и контакта к ней, становится возможным подключение к ячейке нагрузочных элементов, например жидкокристаллического элемента. Это обеспечивает прямое видеоизображение зарядового состояния ячейки - пиксели.

Работоспособность и оценка быстродействия функционально интегрированной ячейки было промоделированы с помощью программы Pspice. Структура функционально-интегрированной ячейки изображена на рис.5, а. Электрическая эквивалентная схема замещения ячейки изображена на рис.5, б.

Параметры схемы для проектной нормы L_T=1 мкм. Были выбраны следующие: Cinf=3е^-15 F. Значение сопротивления резистора R _b варьировалось в широких пределах. Параметры p-MOSFET для программы PSpice. VTO=-1 Кр - 3е⁵ A/V2 CGSO=1.5fF CGDO=0.3 fF.

Параметры n-p-n биполярного транзистора для программы PSpice BF=100, CJE=0.7e^-15F, CJC=0.7e ^-15 F, TF=5e^-12s.

Результаты моделирования для проектной нормы L_T=1 мкм представлены на рис.6, а и рис.6, б. При этом на рис 6, а и рис 6, б показаны временные зависимости выходного напряжения и тока, а на рис.6, в представлена зависимость максимального выходного тока в зависимости l_outmax от сопротивления R_b в цепи базы биполярного транзистора. Параметры схемы для проектной нормы L_T=0.2 мкм: C_inf=1.2е^-16 F. Значение сопротивления резистора R_b варьировалось в широких пределах.

Параметры p-MOSFET длиной канала L^T=0.2 мкм для программы PSpice масштабированы и имеют следующие значения: V_T0=-1, К_р-3е ^-5 A/V2, C_GSO==6е^-17 F, CGDO=1.2е ^-17 F Параметры n-p-n биполярного транзистора с проектной нормой LT=0.2 мкм для программы PSpice BF=100, C_JE =2.8е^-17 F, C_JC=2.8e^-17 F, T _F=5e^-12s.

Результаты моделирования для проектной нормы L_T=0.2 мкм представлены на рис.7. На рис.7, а и рис 7, б показаны временные зависимости выходного напряжения и тока соответственно, а на рис.7, в изображена зависимость максимального выходного тока l_out.max в функции величины сопротивления резистора R_b. Длительность переднего фронта управляющего напряжения затвора Vg(t) была принята равной 0.1 ns.

Предельная величина максимального выходного тока l_out.max в схеме с проектной нормой LT=0.2 мкм, обозначенная как I_out.max02 - 115 мкА, относится к аналогичной величине в схеме с проектной нормой L_T =1 мкм. I_out.max1=1551 мкА как I_out.max02 /I_out.max1=115/1551=0.074. Из этих результатов следует работоспособность ячейки в широком диапазоне физико-технологических параметров и, по крайней мере, на порядок большая величина быстродействия, чем у аналогов.

Предлагаемая функционально-интегрированная ячейка и соответственно фоточувствительная матрица на ее основе, как это видно из рис.2, рис.3 и рис.4, легко реализуется по стандартной КМОП технологии, применяемой при производстве интегральных схем.

Отметим преимущества изобретения:

- более высокая интеграция и коэффициент заполнения, а соответственно чувствительность, это очевидно из сопоставления топологий аналога и изобретения, представленных на рис.1 и рис.2,

- возможность подсоединения нагрузочного элемента - жидкокристаллического элемента расширяет область применения матрицы как универсального элемента, способного принимать оптическое изображение и отображать иную информацию,

- более высокое быстродействие (более чем на порядок) обеспечивается более высоким коэффициентом усиления информационного заряда дырок биполярным транзистором (по сравнению с используемым в прототипе МОП транзистором), а также более низким его выходным сопротивлением, что обеспечивает малую постоянную времени перезаряда паразитной емкости разрядной шины фоточувствительной матрицы.