параллельный счетчик единичных сигналов

Формула изобретения

Параллельный счетчик единичных сигналов, содержащий шестнадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двенадцать элементов И, причем первый и второй входы r-го (r {1, , 7, 9, , 12}) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами r-го элемента И, а первые входы четвертого, шестого и выход двенадцатого элементов И подключены соответственно к пятому, седьмому входам параллельного счетчика единичных сигналов и первому входу шестнадцатого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что первый и второй входы восьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами восьмого элемента И, первый, второй входы i-го и первый, второй входы j-го элементов И подключены соответственно к выходам (i+2)-го, (i+4)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходам (j-4)-го, (j-2)-го элементов И, выходы i-го, j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходы i-го, j-го элементов И соединены соответственно с i-м входом девятого, вторым входом (j+7)-го и первым входом (i+13)-го, (j-6)- м входом одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы (i+13)-го, (i+9)-го, тринадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход (i+8)-го элемента И подключены соответственно к i-му входу десятого, вторым входам (i+11)-го, шестнадцатого и первому входу (i+11)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы девятого, двенадцатого, шестнадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход одиннадцатого элемента И являются соответственно первым, вторым, третьим и четвертым выходами параллельного счетчика единичных сигналов, первый, третий и второй, четвертый, шестой, восьмой входы которого соединены соответственно с первыми входами третьего, пятого и вторыми входами третьего, пятого, четвертого, шестого элементов И.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны параллельные счетчики единичных сигналов (см., например, патент РФ 2256211, кл. G06F 7/38, 2005 г.), которые содержат логические элементы и формируют двоичный код числа единичных сигналов входного кортежа (x₁, , x₈), где x_q {0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных параллельных счетчиков единичных сигналов, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что, в частности, упомянутый аналог содержит двадцать два элемента И, двадцать два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, и максимальное время задержки распространения сигнала в нем равно 10 _ЛЭ, где _ЛЭ есть время задержки логического элемента.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип параллельный счетчик единичных сигналов (патент РФ 2260204, кл. G06F5/00, 2005 г.), который содержит логические элементы и формирует двоичный код числа единичных сигналов входного кортежа (x₁, , x₈), где x_q {0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что прототип содержит тринадцать элементов И, семнадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и максимальное время задержки распространения сигнала в нем равно 9 _ЛЭ, где _ЛЭ есть время задержки логического элемента.

Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в параллельном счетчике единичных сигналов, содержащем шестнадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двенадцать элементов И, первый и второй входы r-го (r {1, , 7, 9, , 12}) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами r-го элемента И, а первые входы четвертого, шестого и выход двенадцатого элементов И подключены соответственно к пятому, седьмому входам параллельного счетчика единичных сигналов и первому входу шестнадцатого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, особенность заключается в том, что первый и второй входы восьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами восьмого элемента И, первый, второй входы i-го и первый, второй входы j-го элементов И подключены соответственно к выходам (i+2)-го, (i+4)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходам (j-4)-го, (j-2)-го элементов И, выходы i-го, j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходы i-го, j-го элементов И соединены соответственно с i-ым входом девятого, вторым входом (j+7)-го и первым входом (i+13)-го, (j-6)-м входом одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы (i+13)-го, (i+9)-го, тринадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход (i+8)-го элемента И подключены соответственно к i-му входу десятого, вторым входам (i+11)-го, шестнадцатого и первому входу (i+11)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы девятого, двенадцатого, шестнадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выход одиннадцатого элемента И являются соответственно первым, вторым, третьим и четвертым выходами параллельного счетчика единичных сигналов, первый, третий и второй, четвертый, шестой, восьмой входы которого соединены соответственно с первыми входами третьего, пятого и вторыми входами третьего, пятого, четвертого, шестого элементов И.

На чертеже представлена схема предлагаемого параллельного счетчика единичных сигналов.

Параллельный счетчик единичных сигналов содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁, , 1₁₆ и элементы И 2₁, ., 2₁₂, причем первый и второй входы элемента 1_r соединены соответственно с первым и вторым входами элемента 2_r, первый, второй входы элемента 2i и первый, второй входы элемента 2j подключены соответственно к выходам элементов 1_i+2 , 1_i+4 и 2_j-4, 2_j-2, выходы элементов 1_i, 1_j и 2_i, 2 _j соединены соответственно с i-м входом элемента 1 ₉, вторым входом элемента 1_j+7 и первым входом элемента 1_i+13, (j-6)- м входом элемента 1₁₁ , выходы элементов 1_i+13, 1_i+9, 1₁₃ и 2_i+8, 2₁₂ подключены соответственно к i-му входу элемента 1₁₀, вторым входам элементов 1_i+11, 1₁₆ и первым входам элементов 1 _i+11, 1₁₆, а выходы элементов 1₉, l₁₂, 1₁₆ и 2₁₁ являются соответственно первым, вторым, третьим и четвертым выходами параллельного счетчика единичных сигналов, первый, третий, пятый, седьмой и второй, четвертый, шестой, восьмой входы которого соединены соответственно с первыми входами элементов 1₃, 1₅, 1 ₄, 1₆ и вторыми входами элементов 2₃ , 2₅, 2₄, 2₆.

Работа предлагаемого параллельного счетчика единичных сигналов осуществляется следующим образом. На его первый, , восьмой входы подаются соответственно подлежащие обработке сигналы x₁, , x₈ {0,1}. Тогда сигналы Z₁, , Z₄ (см. чертеж) будут определяться выражениями

Z₁=х₁ x₂ х₃ х₄ х₅ х₆ x₇ x₈,

Z₂=(x₁ x₂ x₃ х₄)(х₅ x₆ х₇ х₈) x₁x₂ x₁x₃ x₁x₄ x₂x₃ х₂х₄ х₃х₄ х₅х₆ x₅x₇ х₅х₈ х₆х₇ x₆x₈ x₇x₈,

Z₃ =(x₁ x₂ х₃ x₄)(x₅ x₆ x₇ x₈)(x₁x₂ x₁x₃ x₁x₄ х₂х₃ x₂x₄ x₃x₄ x₅x₆ x₅x₇ x₅x₈ x₆x₇ x₆x₈ x₇x₈) (x₁x₂ x₁x₃ x₁x₄ x₂x₃ x₂x₄ x₃x₄)(x₅x₆ х₅х₇ х₅х₈ x₆x x₆x₈ x₇x₈),

Z₄ =x₁x₂x₃x₄x₅ x₆x₇x₈,

где символами и ^. обозначены соответственно операции ИСКЛЮЧАЮЩЕЕ ИЛИ и И. Раскрыв скобки и упростив предпоследнее равенство с помощью соотношения y y=0 (y {0,1}), получим

где ; m=2^g-1; x_k1, , x_km {x₁, , x₈}, 1 k1< <km 8; есть количество неповторяющихся конъюнкций x_k1 x_km, определяемое как число сочетаний из 8 по m. Таким образом, на выходах предлагаемого счетчика имеем Z ₁= ₀, Z₂= ₁, Z₃= ₂, Z₄= ₃, где _{3 2 1 0} есть двоичный код числа единичных сигналов в кортеже (x₁, , x₈). При этом максимальное время задержки распространения сигнала в предлагаемом счетчике равно 6 _ЛЭ ( _ЛЭ - время задержки логического элемента).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый параллельный счетчик единичных сигналов обладает функциональными возможностями прототипа, меньшими по сравнению с ним аппаратурными затратами и более высоким быстродействием.