трехтактный распределитель импульсов с автоматической коррекцией одиночных ошибок

Формула изобретения

Трехтактный распределитель импульсов с автоматической коррекцией одиночных ошибок, содержащий реверсивный двоичный счетчик, тактовый вход которого соединен с шиной тактовых импульсов, вход разрешения счета - с шиной управления, а вход задания направления счета - с шиной реверса, первый, второй, третий мультиплексоры, стробирующие входы которых объединены и подключены к шине стробирования, разрядные выходы счетчика а₀, a₁ соединены с одноименными адресными входами мультиплексоров, отличающийся тем, что в него введены первая, вторая, третья схемы свертки, дешифратор и индикатор синдрома ошибки, первый, второй, третий управляемые инверторы, выходы которых являются выходами распределителя, а первые входы первого-третьего управляемых инверторов соединены соответственно с первыми выходами первого-третьего мультиплексоров, вторые выходы которых соединены с первыми входами схем свертки, выходы которых соединены с одноименными входами индикатора и дешифратора синдрома ошибки, выходы дешифратора третий, пятый, шестой соединены соответственно со вторыми входами первого-третьего управляемых инверторов, вторые входы первой и второй схем свертки соединены с первым выходом первого мультиплексора, а третьи входы второй и третьей схем свертки соединены с первым выходом третьего мультиплексора, объединение второго входа третьей схемы свертки с третьим входом первой схемы свертки подключено к первому выходу второго мультиплексора, при этом нулевой, четвертый, пятый информационные входы первого мультиплексора, первый, четвертый, шестой информационные входы второго мультиплексора, второй, пятый, шестой информационные входы третьего мультиплексора объединены и подключены к шине (+Е) питания, а первый-третий, шестой, седьмой информационные входы первого мультиплексора, нулевой, второй, третий, пятый, седьмой информационные входы второго мультиплексора, нулевой, первый, третий, четвертый, седьмой информационные входы третьего мультиплексора объединены и подключены к общей шине, нулевой выход дешифратора синдрома ошибки через инвертор соединен с шиной «отказ устройства».

Описание изобретения к патенту

Изобретение относится к автоматике и может быть использовано в дискретном электроприводе систем автоматизации технологических процессов.

Известны устройства для обнаружения отказов в шаговом электроприводе [1], [2]. Достоинством этих устройств является реализация типовых режимов коммутации, а также обнаружение отказов типа «замыкание или обрыв» в цепях ШД, постоянная их запитка. К недостаткам устройства следует отнести отсутствие автоматической коррекции одиночных отказов и индикации их адресов.

Наиболее близким по техническому решению к заявляемому устройству является трех-шеститактный распределитель импульсов [3], содержащий шины выбора режима коммутации, стробирования, управления, реверса, тактовую шину, реверсивный двоичный счетчик, первый-третий мультиплексоры, адресные входы которых 1, 2, 4, 8 соединены с одноименными разрядными выходами счетчика и шиной выбора режима коммутации, а объединение входов стробирования мультиплексоров подключено к шине «строб», выходы мультиплексоров являются выходами распределителя, реализующего трех-шеститактную коммутацию, режимы стоянки под током или обесточенной стоянки при сохранении информации о состоянии распределителя.

Технический результат заключается в расширении эксплуатационных возможностей распределителя благодаря автоматическому обнаружению, индикации и коррекции одиночных ошибок.

Это достигается тем, что в заявляемое устройство дополнительно введены первая, вторая, третья схемы свертки, выходы которых подключены к одноименным входам блока индикации и дешифратора синдрома отказов, первый, второй, третий управляемые инверторы, выходы которых являются первым-третьим выходами распределителя, а первые входы управляемых инверторов соединены с первыми выходами одноименных мультиплексоров, вторые выходы которых соединены с первыми входами одноименных схем свертки, третий, пятый, шестой выходы дешифратора соединены со вторыми входами первого-третьего управляемых инверторов, вторые входы первой и второй схем свертки соединены с первым выходом первого мультиплексора, третьи входы второй и третьей схем свертки соединены с первым выходом третьего мультиплексора, объединение второго входа третьей схемы свертки с третьим входом первой схемы свертки подключено к первому выходу второго мультиплексора, при этом нулевой, четвертый, пятый информационные входы первого мультиплексора, первый, четвертый, шестой информационные входы второго мультиплексора, второй, пятый, шестой информационные входы третьего мультиплексора объединены и подключены к шине (+Е) питания, а первый, второй, третий, шестой, седьмой информационные входы первого мультиплексора, нулевой, второй, третий, пятый, седьмой информационные входы второго мультиплексора, нулевой, первый, третий, четвертый, седьмой информационные входы третьего мультиплексора объединены и подключены к общей шине, а нулевой выход дешифратора синдрома ошибок через инвертор соединен с шиной «отказ устройства».

На чертеже представлена блок-схема распределителя импульсов.

Распределитель содержит реверсивный двоичный счетчик 7, тактовый (С) вход которого соединен с шиной тактовых импульсов, вход разрешения счета (V) - с шиной управления, а вход (±1) задания направления счета - с шиной реверса, разрядные выходы счетчика a₀a₁ соединены с одноименными адресными входами мультиплексоров 1-3, стробирующие входы (W) которых объединены и подключены к St шине «строб», первую (8), вторую (9), третью (10) схемы свертки, дешифратор (11) и индикатор (13) синдрома ошибки, первый (4), второй (5), третий (6) управляемые инверторы, выходы которых являются выходами распределителя, а первые входы первого (4), второго (5), третьего (6) управляемых инверторов соединены с первыми выходами первого (1), второго (2), третьего (3) мультиплексоров, вторые выходы которых соединены соответственно с первыми входами первой (8), второй (9), третьей (10) схем свертки, выходы которых соединены с одноименными входами индикатора (13) и дешифратора синдрома ошибки (11), выходы дешифратора третий, пятый, шестой соединены соответственно со вторыми входами первого-третьего управляемых инверторов, а нулевой выход дешифратора через инвертор (12) соединен с шиной «отказ устройства», вторые входы первой и второй схем свертки соединены с первым выходом первого мультиплексора, третьи входы второй и третьей схем свертки соединены с первым выходом третьего мультиплексора, объединение второго входа третьей схемы свертки с третьим входом первой схемы свертки подключено к первому выходу второго мультиплексора, при этом нулевой, четвертый, пятый информационные входы первого мультиплексора, первый, четвертый, шестой информационные входы второго мультиплексора, второй, пятый, шестой информационные входы третьего мультиплексора объединены и подключены к шине (+Е) питания, а первый-третий, шестой, седьмой информационные входы первого мультиплексора, нулевой, второй, третий, пятый, седьмой информационные входы второго мультиплексора, нулевой, первый, третий, четвертый, седьмой информационные входы третьего мультиплексора объединены и подключены к общей шине.

Распределитель работает следующим образом. Если на шину St «строб» подан запрещающий уровень, к примеру St=1, то на первых (х₃, x₅, x₆ ) и вторых (x₁, x₂, x₄) выходах первого, второго и третьего мультиплексоров установится логический ноль, следовательно, синдром отказа S(S₁=х₁ х₃ х₅=0, S₂=х₂ x₃ х₆=0, S₄=x₄ х₅ х₆=0)=0, что вызовет установку на выходах дешифратора Е-F-Н-0 и переключит управляемые инверторы в режим повторителей , аналогично В=х₅ F=х₅ 0=x₅, С=х₆ Н=х₆ 0=x₆). При S=1·S₁+2·S ₂+4S₄=0 на нулевом выходе дешифратора установится , индикатор отобразит цифру ноль, что указывает на отсутствие одиночного отказа, а распределитель реализует режим обесточенной стоянки (табл.4).

При комбинации входных переменных V=St=0 устанавливается режим стоянки под током, когда зафиксированной комбинации адресных входов мультиплексоров соответствует определенный набор нулей и единиц на их выходах в соответствии с табл.1, 4.

Если при St=0 на шину управления подается разрешающая счет логическая переменная V=1, то на каждый тактовый импульс счетчик 7 увеличивает (при R=0) или уменьшает (при R=1) код своего внутреннего состояния a₀a₁. В табл.1 представлено функционирование устройства в режиме трехтактной реверсивной поочередной коммутации при отсутствии отказов.

В этом случае кодам a₀a₁ (00, 10, 01) при прямой коммутации и (00, 01, 10) при реверсе соответствуют комбинации x₃, x₅, x₆ при прямой коммутации (100, 010, 001) и (100, 001, 010) при реверсе. Последние комбинации выводятся на первые выходы мультиплексоров 1-3.

На вторые выходы мультиплексоров выводятся x₁, x ₂, x₄ (110, 101, 011) при прямой коммутации и (110, 011, 101) при реверсе.

Для режима, представленного табл.1, значения синдрома S(S₁,S₂,S ₄) равны нулю, что устанавливает управляемые инверторы в режим повторителей, обеспечивая А=x₃, В=x₅ , С=x₆, при этом S=М=0.

В табл.2 и 3 приведены примеры коррекции одиночных отказов распределителя x₃ 1, x₅ 0.

В первом случае значение синдрома S=3 для кодов a₀a₁ состояния счетчика 7-10, 01, что устанавливает на третьем выходе дешифратора синдрома логическую единицу, переключающую управляемый инвертор 4 в режим инверсии, в результате для кодов состояния счетчика 10 и 01, для кода 00 значение S=0, на Е выходе дешифратора устанавливается логический ноль, переводящий управляемый инвертор 4 в режим повторителя, откуда А=x₃.

В результате отказ х₃ 1 скорректирован.

Во втором случае синдром S=5 для кодов a₀a₁, равных 10 при прямой коммутации и для реверса, устанавливает на пятом выходе дешифратора логическую единицу (F=1), переключающую управляемый инвертор 5 в режим инверсии, в результате для упомянутых выше комбинаций a₀a₁ и отказ x₅ 0 скорректирован.

Следовательно, введение в состав распределителя схем свертки, управляемых инверторов, дешифратора и индикатора отказов позволяет обнаруживать, индикатировать и корректировать одиночные отказы, которые не нарушают работу распределителя.

Источники информации:

1. SU 1319227, Н02Р 8/00. Устройство для обнаружения отказов в шаговом электроприводе.

2. SU 1415401, Н02Р 7/62. Устройство для обнаружения отказов в шаговом электроприводе.

3. RU 2440664, Н02Р 8/00. Трех-шеститактный распределитель импульсов.

4. Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов. - 2-е изд. - СПб: БВХ - Петербург. 2007.