Обнаружение ошибок, исправление ошибок, контроль: ..обнаружение и исправление ошибок с помощью избыточности в представлении данных, например с помощью корректирующих кодов – G06F 11/08

Изобретение относится к вычислительной технике. Технический результат заключается в восстановлении большого числа одновременно отказавших частей запоминающего устройства. Способ восстановления записей в запоминающем устройстве при отказе или повреждении части запоминающего устройства или при искажении данных на запоминающем устройстве, в котором разделяют область памяти запоминающего устройства на информационные зоны одинакового размера и контрольные зоны, выбранные из разных частей запоминающего устройства. Записывают каждую группу подлежащих запоминанию данных в виде набора кодовых слов в соответствующую информационную зону. Находят при каждой записи данных с помощью соответствующего вычислительного блока три эталонных контрольных суммы каждую по заранее установленной формуле. Далее записывают каждую из найденных эталонных контрольных сумм в виде кодового слова с тем же номером в соответствующую контрольную зону, при этом каждая из трех контрольных сумм хранится в отдельной зоне запоминающего устройства. При отказе или повреждении части запоминающего устройства вычисляют с помощью вычислительного блока текущие контрольные суммы по формулам для каждого набора кодовых слов с одинаковыми номерами во всех информационных зонах. Используют значения хранящихся эталонных контрольных сумм и значения текущих контрольных сумм для восстановления утраченных данных путем решения систем уравнений. 2 н. и 8 з.п. ф-лы, 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем булевых функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем. Техническим результатом является уменьшение длительности вычислений. Устройство содержит блоки памяти, сумматоры, мультиплексоры, блок вычисления остатка по модулю, регистр памяти, логические элементы И, ИЛИ-НЕ. 4 ил., 7 табл.

Изобретение относится к вычислительной технике и может быть использовано при диагностике вычислительных систем для обнаружения переполнения динамического диапазона, определения ошибки и локализации неисправного канала в ЭВМ, функционирующих в системе остаточных классов. Техническим результатом является повышение скорости определения функциональных характеристик и сокращения аппаратурных затрат. Устройство содержит входные регистры, схемы формирования проекций, блоки памяти, сумматоры, схему анализа, логические элементы «И», триггер, счетчик проекций. 1 ил.

Изобретение относится к информационным сигналам, таким как мультимедийные сигналы, кодированию информационного контента и исправлению ошибок в подобных информационных сигналах. Технический результат - эффективная и/или надежная защита масштабируемого информационного сигнала. Надежная защита обеспечивается за счет задействования внутренней взаимосвязи между множеством составляющих различных уровней внутри информационного сигнала при защите его с использованием протокола FEC. В частности, компоненты информационного сигнала, несущие информационный контент на более высоком уровне, должны быть соотнесены с избыточной информацией, которая находится в зависимости не только от этой части данной компоненты, не пересекающейся с соответствующей перекрывающей компонентой более низкого уровня. Предпочтительнее, чтобы избыточная информация находилась в зависимости также от последнего фрагмента, увеличивая вероятность успешного устранения искажений в составляющей более низкого уровня на принимающей стороне. 12 н. и 28 з.п. ф-лы, 21 ил.

Изобретение относится к вычислительной технике и может быть использовано для обнаружения и коррекции ошибок для передачи информации. Техническим результатом является снижение объема оборудования. Устройство содержит регистр, модуль вычисления синдрома ошибки, блок памяти, сумматор, при этом модуль вычисления синдрома ошибки содержит два блока вычисления синдрома ошибки, каждый из которых содержит четыре многовходовых сумматора по модулю два. 2 ил., 7 табл.

Изобретение относится к области вычислительной техники и может быть использовано для повышения отказоустойчивости и достоверности функционирования устройств хранения и передачи информации. Технический результат заключается в осуществлении возможности коррекции всех одиночных ошибок в отдельных байтах информации и обнаружении произвольных ошибок в байтах информации. Устройство содержит узел памяти, входной блок кодирования, выходной блок кодирования, блок вычисления синдрома ошибки, дешифратор, коммутатор, блок коммутаторов, корректор, блок корректоров, первый элемент ИЛИ, второй элемент ИЛИ, инвертор, элемент И, блок элементов И, вход установки в нулевое состояние, вход записи, вход считывания, адресные входы, информационные входы, вход синхронизации, информационные выходы, выход сигнала "ошибка". 1 ил., 2 табл., 1 прил.

Изобретение относится к области видеокодирования с предсказанием и, в частности, к обеспечению соответствия между состояниями кодера и декодера. Техническим результатом является обеспечение проверки совпадения состояний кодера и декодера, при этом в настоящем изобретении обнаружение ошибок осуществляется приемником - декодером сообщений. Указанный технический результат достигается тем, что предложен способ проверки совпадения состояний первого видеопроцессора и второго видеопроцессора, где один из указанных видеопроцессоров является видеокодером, использующим видеокодирование с предсказанием, а другой из указанных видеопроцессоров является видеодекодером, способным восстанавливать декодированный поток битов из кодированного потока битов, сформированного указанным видеокодером. 7 н. и 16 з.п ф-лы, 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для контроля достоверности функционирования устройств хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройств хранения и передачи информации при обеспечении возможности обнаружения одиночных (нечетных) и двойных (четных) ошибок при минимальных временных и аппаратурных затратах. Это достигается кодированием исходной двоичной информации на основе организации независимых проверок и за счет введения блока кодирования, блока выявления ошибки, первого блока элементов И, второго блока элементов И, элемента И, первого блока элементов ИЛИ, элемента 4 ИЛИ. 1 ил., 2 табл.

Устройство относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем логических функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения контроля ошибок логических вычислений. Устройство содержит блок конъюнкций, два блока памяти, два сумматора, блок вычисления остатка по модулю, элемент ИЛИ-НЕ, элемент И, регистр памяти. 2 ил., 5 табл.

Изобретение относится к вычислительной технике, электронике и может быть использовано в аппаратуре, имеющей повышенные требования к надежности. Техническим результатом является повышение отказоустойчивости устройств. Многократное нечетное повторение информации производится со смещением информации на один разряд относительно предыдущего с последовательным поразрядным мажорированием или мажоритарным декодированием.

Устройство относится к вычислительной технике для контроля и исправления ошибки при передаче информации и для проведения арифметических операций в расширенных полях Галуа GF(2^v ). Техническим результатом является снижение схемных затрат. Устройство содержит регистр, сумматор и блок вычисления синдрома ошибки, который является трехслойной нейронной сетью, содержащей нейроны, образующие первый, второй и третий слой нейронов. 1 з.п. ф-лы, 5 табл., 2 ил.

Изобретение относится к вычислительной технике и автоматике и может быть использовано в запоминающих устройствах, выполненных на блоках памяти с многоразрядной организацией. Техническим результатом является повышение надежности устройства и расширение функциональных возможностей. Постоянное запоминающее устройство содержит блоки памяти, магистраль инициализации, магистраль режима работы, магистраль адреса, магистраль записи, корректор одиночных ошибок и магистраль данных, блок управления упаковкой разрядов слова, блоки элементов И, блок элементов ИЛИ и блок выдачи слова, индивидуальные магистрали адреса блоков памяти и блока управления упаковкой разрядов слова подключены к друг другу, образуя общую магистраль адреса устройства, индивидуальные магистрали режима работы блоков памяти подключены к друг другу, образуя общую магистраль режима работы, индивидуальные магистрали инициализации блоков памяти, блока управления упаковкой разрядов слова, корректора одиночных ошибок и блока выдачи слова подключены к друг другу, образуя общую магистраль инициализации. 2 ил., 1 табл.

Изобретение относится к вычислительной технике и, в частности, к модулярным нейрокомпьютерным средствам и предназначено для определения ошибок в кодовых конструкциях непозиционного кода полиномиальной системы классов вычетов (ПСКВ), представленных в расширенных полях Галуа GF(2^v). Техническим результатом является снижение аппаратурных затрат. Устройство содержит регистр, блок вычисления интервального полинома, корректирующий сумматор, блок спектрального анализа, который является четырехслойной нейронной сетью, при этом первый слой предназначен для записи интервального полинома, представленного в виде двоичного кода, второй слой предназначен для вычисления первых спектральных составляющих по контрольным основаниям, третий слой - для инверсии полученных значений, а четвертый слой - для вычисления корректирующего значения, представленного в полиномиальной системе классов вычетов. 2 ил., 10 табл.

Изобретение относится к вычислительной технике и автоматике и может быть использовано в запоминающих устройствах, выполненных на блоках памяти большой разрядности. Технический результат заключается в организации многопортового устройства, повышении его надежности, обнаружении и исправлении ошибок в поле его памяти. Запоминающее устройство обеспечивает использование в поле памяти блоков памяти большой информационной емкости и большой разрядности L>1 с предварительной упаковкой массива информационных слов разрядности К после их преобразования в массив кодовых слов разрядности N и записью их в поле памяти. Запоминающее устройство содержит корректор ошибок в разрядных словах, N блоков памяти с числом информационных выходов в каждом, равным L, общую магистраль адреса, N индивидуальных магистралей записи L-разрядных слов, общую магистраль режима работы и общую магистраль инициализации, коммутатор, регистры портов, дешифратор управления портами и внутреннюю магистраль данных. 2 ил., 1 табл.

Изобретение относится к способам и системе для сохранения данных в базе данных таким образом, что целостность и аутентичность базы данных может быть впоследствии проверена. Техническим результатом является повышение защиты записанных данных. Система для хранения записей данных включает базу данных, сконфигурированную с возможностью сохранения и предоставления подписанных данных, источник данных, сконфигурированный с возможностью предоставления записей данных для сохранения в базе данных, подписывающий компонент, сконфигурированный с возможностью подписывания записей данных, которые должны быть сохранены в базе данных, контрольной суммой проверки целостности, вычисляемой на основании подписываемой записи данных, контрольной суммы проверки целостности записи данных, предшествующей подписываемой записи данных, и верифицирующий компонент, сконфигурированный с возможностью верифицировать целостность выбранных записей данных путем вычисления контрольной суммы проверки целостности на основании верифицируемой записи данных, контрольной суммы проверки целостности записи данных, предшествующей верифицируемой записи данных, и ключа хранения, и сравнения вычисленной контрольной суммы проверки целостности с контрольной суммой проверки целостности, хранимой в базе данных. Способы описывают работу указанной системы. 5 н. и 13 з.п. ф-лы, 3 ил.

Изобретение относится к области связи и может быть использовано в устройствах передачи дискретной информации в линиях связи с помехами. Техническим результатом является расширение функциональных возможностей за счет выявления и исправления двух ошибок принятого кода, что приводит к повышению помехозащищенности аппаратуры каналов связи. Устройство содержит запоминающий регистр, блок определения ошибок, блок исправления ошибок, блок переключения, состоящий из двух схем «И», два регистра порождающего многочлена, два сумматора по модулю два, два дешифратора, программируемая логическая матрица, блок сравнения, процессор, инвертор. Также раскрыт способ исправления двух ошибок в циклическом коде, реализуемый данным устройством. 2 н.п. ф-лы, 2 ил., 1 табл.

Изобретение относится к системам мобильной связи, в частности к устройству и способу кодирования-декодирования блоковых кодов низкой плотности с проверкой на четность (НППЧ). Техническим результатом является повышение надежности передачи данных и улучшение исправляющей способности кода НППЧ, достигаемый за счет того, что способ включает в себя шаги, при которых определяют размер матрицы проверки на четность на основании скорости кодирования при кодировании информации блоковым кодом НППЧ и длины кодового слова; разделяют матрицу проверки на четность определенного размера на заранее заданное число блоков; классифицируют блоки на блоки, соответствующие информационной части; размещают матрицы перестановок в заранее заданных блоках среди блоков, классифицированных как первая проверочная часть, и размещают единичные матрицы в полной нижней треугольной форме в заранее заданных блоках среди блоков, классифицированных как вторая проверочная часть; и размещают матрицы перестановок в блоках, классифицированных как информационная часть, так что минимальная длина цикла максимизируется и весовые значения являются нерегулярными на графе коэффициентов блокового кода НППЧ. 7 н. и 32 з.п. ф-лы, 20 ил.

Изобретение относится к вычислительной технике и может быть использовано в устройствах преобразования чисел из полиномиальной системы классов вычетов в позиционный код. Техническим результатом является повышение быстродействия преобразования и расширение функциональных возможностей устройства за счет обеспечения коррекции ошибки. Устройство содержит сдвиговый регистр, блок синхронизации, блок памяти констант, группу элементов И, позиционный накапливающий сумматор, блок обнаружения ошибки, блок хранения данных, корректирующий сумматор по модулю два. Блок обнаружения ошибки выполнен в виде трехслойной нейронной сети. 1 з.п. ф-лы, 2 ил., 5 табл.

Нейронная сеть для обнаружения, локализации и исправления ошибок в системе остаточных классов относится к вычислительной технике и может быть использована в модулярных нейрокомпьютерных системах. Техническим результатом является повышение скорости коррекции ошибок, сокращение оборудования, а также расширение функциональных возможностей. Для этого нейронная сеть содержит входной слой, нейронные сети конечного кольца для определения синдрома ошибок, блок памяти для хранения констант, нейронные сети для вычисления правильного результата и элемент ИЛИ для определения наличия ошибки. 1 ил., 3 табл.

Изобретение относится к вычислительной технике, в частности к модулярным нейрокомпьютерным средствам, и предназначено для выполнения операции поиска и коррекции ошибок в модулярных кодах полиномиальной системы классов вычетов (ПСКВ). Техническим результатом является повышение скорости обнаружения и коррекции ошибок в модулярных кодах ПСКВ. Указанный технический результат достигается за счет применения ПСКВ, в которой в качестве основания системы используется минимальные многочлены p_i(z), i=1, 2, ..., 7, определенные в расширенных полях Галуа GF(2 ⁵) и нейросетевых технологий, а также параллельного применения модифицированных констант нулевизации, определяемых в данной ПСКВ. 2 ил., 7 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является уменьшение числа контрольных разрядов. Устройство содержит исходную схему, четыре группы элементов И, группу элементов ИЛИ, кодирующее устройство, схему свертки, регистр, схему синдрома ошибки, схему проверок, три дешифратора, корректор. 3 табл., 1 ил., 1 прилож.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, блок инверсии, схему проверки на четность, корректор. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, блок инверсии, дешифратор, схему проверки на четность, корректор. 1 ил., 1 табл., 1 прилож.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, корректор. 1 ил., 1 приложение, 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, блок инверсии, дешифратор, корректор. 1 табл., 1 ил., 1 приложение.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, схему проверки на четность, корректор. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, блок инверсии, схему проверки на четность, корректор. 1 ил., 1 прилож., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, четыре группы элементов И, группу элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, схему проверок, три дешифратора, корректор. 1 ил., 1 прилож., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, три группы элементов И, элемент И, группу элементов ИЛИ, элемент ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, схему проверок, три дешифратора. 2 табл., 1 ил.

Группа изобретений относится к принтерам и запоминающим устройствам для принтеров. Согласно предложенному способу для обнаружения ошибки в данных, принятых из запоминающего устройства сменного компонента принтера, обеспечивают первый бит контроля четности, ассоциированный с первым элементом данных. Первый элемент данных и первый бит контроля четности хранят в запоминающем устройстве. Принтер включает в себя множество электропроводящих линий. Запоминающее устройство включает в себя множество битов. По меньшей мере, одна из электропроводящих линий ассоциирована с каждым битом. Первый элемент данных и первый бит контроля четности считывают из запоминающего устройства. Выполняют электрический тест, по меньшей мере, одной из электропроводящих линий. Идентифицируют ошибку в первом элементе данных на основе первого бита контроля четности, считанного из запоминающего устройства, и электрического теста. Другие изобретения группы охватывают печатающую систему, два варианта исполнения сменного компонента принтера для печатающей системы и способ хранения информации в сменном компоненте принтера. Группа изобретений позволяет создать запоминающее устройство с повышенной надежностью. Своевременное обнаружение и исправление ошибок в сменных компонентах принтеров гарантирует их бесперебойную работу. 5 н. и 40 з.п. ф-лы, 7 ил.