Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: .сравнение цифровых данных – G06F 7/02

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение устройства за счет обеспечения однородности аппаратурного состава. Устройство сравнения двоичных чисел предназначено для распознавания отношений A>B, A=B, A<B, где A=a_n-1 a₀, B=b_n-1 b₀ - n-разрядные двоичные числа, задаваемые двоичными сигналами a₀, ,a_n-1, b₀, , b_n-1 {0,l}, и содержит 3n переключателей (1₁, ,3_n). 1 ил., 1 табл.

Устройство относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение устройства. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре замыкающих и четыре размыкающих ключа. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, функционирующих в системе остаточных классов. Техническим результатом является повышение быстродействия устройства и сокращение аппаратных затрат. Устройство содержит входные регистры, схемы определения знака, схемы сдвига полярности чисел, просмотровые таблицы (память) для хранения констант и , сумматор и логический элемент «исключающее или», схему анализа знаков чисел. 3 ил.

Способ пространственно-временной коммутации относится к области электротехники, а именно к технике проводной связи, и может быть использован при построении асинхронных цифровых систем коммутации. Техническим результатом от использования способа является снижение нагрузки на ЭВМ путем устранения процесса поиска свободных временных позиций промежуточных путей ЦСК при установлении соединений, а также упрощения процесса установления соединений и уменьшения его времени. Сущность изобретения состоит в том, что в процессе коммутации временных каналов ЭВМ выбирает свободные временные каналы входящих и исходящих линий связи, которые необходимо скоммутировать между собой, и записывает адреса каналов исходящих линий в ячейки памяти, принадлежащие каналам входящих линий связи, при этом промежуточные пути рассматриваемой ЦСК заранее не выбирают, что существенно уменьшает нагрузку на ЭВМ. 1 ил.

Изобретение относится к системам и методам создания описания и сравнения функционала исполняемых файлов и предназначено для определения принадлежности исполняемых файлов к известным коллекциям файлов. Технический результат, заключающийся в повышении надежности и точности детектирования вредоносного программного обеспечения, достигается за счет сравнения исполняемых файлов посредством шаблонов функциональности. Способ определения принадлежности файлов к коллекциям известных файлов на основе сравнения файлов с помощью шаблонов функциональности содержит этапы, на которых формируют шаблоны функциональности на основе информации об исполняемом файле. Далее удаляют выделенную шумовую информацию из шаблонов функциональности исполняемого файла. Приводят блоки шаблонов функциональности исполняемого файла к нормализованному виду. Затем сравнивают данные блоки с блоками шаблонов функциональности известных файлов и по результатам сравнения принимают решение о принадлежности блока к одному из шаблонов функциональности известных файлов. Создавая шаблоны функциональности по уже известным вредоносным программам, можно сравнивать с ними вновь прибывшие файлы и добавлять в базы автоматические записи при условии похожести; выделять из коллекций вредоносных программ характеристические логические блоки и создавать по этим блокам правила-эвристики; генерировать автоматические описания. Так же появляется возможность проводить кластеризацию объектов, что способствует ускорению их дальнейшей обработки. 3 н. и 11 з.п. ф-лы, 16 ил.

Изобретение относится к области синхронизации данных. Техническим результатом является увеличение скоростей синхронизации между клиентом и сервером. Согласно способу изменения в отношении элементов отслеживаются в соответствии с определенными группами свойств и каждая группа отслеживается независимо от других. Например, одна группа может содержать большие элементы данных, например вложения, тогда как другая группа может включать в себя высоко изменчивые свойства, подобные флажковому признаку контроля исполнения. Повышение скорости синхронизации между клиентом и сервером осуществляется посредством синхронизации только выбранных частей элемента, которые изменились, без контроля изменения каждого отдельного свойства в пределах элемента. Соответственно, если изменение произведено в отношении небольшого информационного свойства (например, флажкового признака контроля исполнения) в относительно большом сообщении электронной почты, такое изменение не будет инициировать большую загрузку на клиента, работающего в кэшированном режиме, также не будет требования значительного хранилища и обработки для отслеживания каждого отдельного свойства. 3 н. и 17 з.п. ф-лы, 6 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей устройства за счет распознавания ситуаций А В и А<В, либо А>В и А В, либо А=В и А В, где A=a_n-1 а₀, B=b_n-1 b₀ - n-разрядные двоичные числа, задаваемые двоичными сигналами а₀, , a_n-1, b₀, , b_n-1 {0,1}, а также исключение зависимости между разрядностью сравниваемых двоичных чисел и максимальным временем задержки распространения сигнала. Устройство содержит n групп ключей, каждая из которых состоит из 6 ключей. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит два элемента задержки, два элемента И, четыре элемента ИЛИ, два элемента НЕ. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является повышение быстродействия устройства. Компаратор содержит 29 транзисторов, сгруппированных в девять групп, и 14 резисторов. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей. Устройство содержит 4n элементов «Запрет», 2n элементов «2ИЛИ», 2n размыкающих и 2n замыкающих ключей. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для оценки и сравнения эффективности функционирования однотипных организаций с целью выработки рекомендаций по улучшению качества их работы. Техническим результатом является расширение функциональных возможностей устройства. Устройство содержит группы входных и выходных регистров, группу блоков вычитания, группу квадраторов, группы элементов задержки, группы сумматоров, блок извлечения квадратного корня, группы коммутаторов, группы блоков индикации, генератор тактовых импульсов, распределитель импульсов, входные регистры и блоки деления. 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей устройства. Устройство содержит 7n мажоритарных элементов, имеющих по три входа, и 2n элементов НЕ. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом изобретения является расширение функциональных возможностей устройства сравнения двоичных чисел за счет обеспечения распознавания отношений А>В, А=В, А<В, где А и В - четырехразрядные двоичные числа. Устройство сравнения двоичных чисел содержит восемь элементов «2ИЛИ» (1₁, , 1₈), восемь элементов «2И» (2 ₁, , 2₈), четыре элемента «НЕ» (3 ₁, , 3₄). За счет указанных элементов и новой схемы их соединения обеспечено распознавание отношений А>В, А=В, А<В. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом изобретения является расширение функциональных возможностей за счет распознавания отношений А>В и А=В. Устройство сравнения двоичных чисел предназначено для сравнения четырехразрядных двоичных чисел А и В, задаваемых двоичными сигналами. Устройство содержит четыре элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ» (1₁, , 1₄), четыре элемента «Запрет» (2 ₁, , 2₄), четыре элемента «ЗИ» (3 ₁, , 3₄), четыре элемента «2ИЛИ» (4 ₁, , 4₄) и элемент «НЕ» (5). За счет указанных элементов и новой схемы их соединения обеспечено расширение функциональных возможностей устройства. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом изобретения является повышение быстродействия устройства сравнения двоичных чисел. Устройство сравнения двоичных чисел предназначено для идентификации признаков x_n-1 x₀>y_n-1 y₀, x_n-1 x₀=y_n-1 y₀,

x_n-1 x₀<y_n-1 y₀, где x_n-1 х₀, y_n-1 y₀ n-разрядные двоичные числа, задаваемые двоичными сигналами x₀, ,x_n-1, y₀, ,y_n-1 {0,1}. Устройство содержит 4(n-1)+2 импликаторов (1 ₁₁, I₂₁, 1₁₂, , 1_4n), 2(n-1) конъюнкторов (2₁₂, ,2_2n). За счет указанных логических элементов и новой схемы их соединения уменьшено максимальное время задержки распространения сигнала. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Техническим результатом изобретения является упрощение устройства за счет уменьшения числа типов используемых логических элементов. Устройство селекции большего из двух двоичных чисел предназначено для обработки n-разрядных двоичных чисел, задаваемых двоичными сигналами. Устройство содержит 4(n-1) элементов «Запрет» (1₁₁, 1₂₁, 1₁₂, (1_4(n-1), 1_1n, 1_2n) и 3(n-2)+2 элементов «ИЛИ» (212, , 2_3(n-1), 2₁₁, 2_1n). За счет указанных элементов и связей между ними повышена однородность состава. В результате достигнуто упрощение устройства. 1 ил., 1 табл.

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в системах, в которых требуется аппаратная реализация алгоритмов цифровой фильтрации сигналов. Техническим результатом является повышение быстродействия медианного фильтра с любой нечетной длиной апертуры на базе модульной архитектуры, позволяющей вычислять медиану на каждом такте работы схемы. Устройство содержит N элементов задержки входного сигнала, соединенных последовательно, N модулей упорядочивания и хранения отсчетов, каждый из которых состоит из коммутатора шины, двух компараторов, регистра и комбинационной схемы, предназначенной для управления пересылками данных между модулями на основе логической обработки результатов сравнения входных кодовых сигналов и управляющих сигналов от двух соседних модулей. 2 ил., 6 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения формирования соотношений А>В, А=В, где А, В - двоичные числа, задаваемые двоичными сигналами, при сравнении трехразрядных двоичных чисел. Компаратор двоичных чисел содержит три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре элемента И-НЕ, три элемента ИЛИ, элемент ИЛИ-НЕ и элемент И, соединенных соответствующим образом с входами и выходами компаратора двоичных чисел. 1 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение устройства. Устройство содержит 2n+2(n-1) импликаторов и 2(n-1) элементов И. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для оценки и сравнивания эффективности функционирования однотипных организаций с целью выработки рекомендаций по улучшению качества их работы. Техническим результатом является повышение точности оценки и сравнивания эффективности функционирования однотипных организаций. Устройство содержит группу входных регистров, группу выходных регистров, блок выделения максимального числа, две группы элементов задержки, группу блоков вычитания, группу сумматоров, группу квадраторов, блок извлечения квадратного корня, группу коммутаторов, группу блоков индикации, генератор тактовых импульсов, распределитель импульсов, группу элементов ИЛИ, S групп регистров. 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение устройства. Устройство сравнения двоичных чисел предназначено для реализации оператора отношения А В, где A=a_n-1...a ₀, B=b_n-1...b₀ есть n-разрядные двоичные числа, задаваемые двоичными сигналами ₀, ..., a_n-1 , b₀, ..., b_n-1 {0,1}. Устройство содержит n элементов НЕ и n мажоритарных элементов, имеющих по три входа. 1 ил.

Изобретение относится к цифровой вычислительной технике и может быть использовано в интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных. Технический результат заключается в повышении быстродействия устройства при сравнении многоразрядных операндов. Устройство содержит k блоков сравнения (1), n блоков свертки (2) и выходной блок (3), причем каждый блок сравнения 1 содержит три предзарядовых транзистора (4-6) р-типа и m логических элементов, выполненных в виде одноразрядного элемента сравнения на шести транзисторах (9-14) n-типа, а каждый блок свертки (2) содержит три предзарядовых транзистора (15-17) n-типа и k/n транзисторных звеньев (18) второго типа, выполненных на трех логических транзисторах (19-21) р-типа, а также содержит выходной блок (3), содержащий три транзистора р-типа (22-24), и соответственно числу блоков свертки n транзисторных звеньев (25) первого типа, выполнененных на трех выходных транзисторах (26-28) n-типа, выходы блоков сравнения (33-34) подключены к одноименным входам (43-45) соответствующих транзисторных звеньев (18) блоков свертки (2), выходы (47-49) которых подключены к одноименным входам (51-53) соответствующих транзисторных звеньев (25) первого типа выходного блока (3). 4 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами. Устройство селекции большего из двух двоичных чисел содержит элемент ИЛИ, 2(n-2) элементов И, 3(n-1) элементов И-НЕ и 2(n-1) импликаторов. Все импликаторы и элементы И, И-НЕ, ИЛИ сгруппированы в n групп так. k-я и r-я группы содержат соответственно два импликатора и три элемента И-НЕ. Первая и m-я группы дополнительно содержат соответственно элемент ИЛИ и два элемента И. В r-й группе выход i-го элемента И-НЕ соединен с i-м входом третьего элемента И-НЕ. В m-й группе выход i-го элемента И-НЕ, подключенного вторым входом к первому входу i-го элемента И, и выход i-го элемента И, подключенного вторым входом к выходу (3-i)-го элемента И-НЕ, соединены соответственно с инвертирующим и неинвертирующим входами i-го импликатора. В первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам элемента ИЛИ. Выход i-го импликатора k-й группы соединен с вторым входом i-го элемента И-НЕ (k+1)-й группы, а первые входы первого, второго элементов И-НЕ r-й группы, первый, второй входы элемента ИЛИ и выход третьего элемента И-НЕ r-й группы, выход элемента ИЛИ образуют соответственно r-й, (n+r)-й, (n+1)-й, первый входы и r-й, первый выходы устройства селекции большего из двух двоичных чисел. 1 ил., 1 табл.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении соответствующих конечных автоматов. Техническим результатом является упрощение сравнения одноразрядных двоичных чисел за счет обеспечения формирования признаков соотношений x₁=x ₂, x₁<x₂ с помощью меньшего количества логических элементов. Способ заключается в следующем: для формирования признака равенства двоичных сигналов x₁=x₂ {0,1}, задающих сравниваемые одноразрядные числа, суммируют эти сигналы сумматором по модулю два, а результат суммирования инвертируют элементом НЕ, для формирования признака соотношения x₁<x₂ результат суммирования данных сигналов по модулю два и двоичный сигнал x₂ подают на элемент И. 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей. Устройство содержит два элемента НЕ, четыре элемента И, два элемента ИЛИ. 1 ил., 1 табл.

Изобретение относится к вычислительной технике для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в упрощении структуры за счет уменьшения количества входов каскадирования при сохранении функциональных возможностей прототипа. В компаратор двоичных чисел (фиг.1), содержащий два элемента «2ИЛИ» (2), введены шесть элементов «2ИЛИ» (2_ij), шестнадцать элементов «Запрет» (1_ij), где , и элемент «2ИЛИ-НЕ» (3), причем все элементы сгруппированы в четыре группы так, что j-я группа содержит два элемента «2ИЛИ» (2 _ij) и четыре элемента «Запрет» (1_ij ), а четвертая группа дополнительно содержит элемент «2ИЛИ-НЕ» (3). 2 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия. Компаратор двоичных чисел содержит логический элемент ИЛИ, логический элемент ИЛИ-НЕ и два логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, три логических элемента И-НЕ. Первый вход и выход i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами i-го логического элемента И-НЕ, подключенного вторым входом к i-му входу логического элемента ИЛИ-НЕ. Первый, второй входы и выход логического элемента ИЛИ соединены соответственно с выходом второго, вторым входом первого логических элементов И-НЕ и вторым входом третьего логического элемента И-НЕ, подключенного первым входом и выходом соответственно к выходу первого логического элемента И-НЕ и первому выходу компаратора двоичных чисел, второй выход и i-й, (i+2)-й входы которого соединены соответственно с выходом логического элемента ИЛИ-НЕ и первым, вторым входами i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами. Устройство селекции меньшего из двух двоичных чисел содержит элемент И, 4(n-1) импликаторов и 3(n-2)+1 элементов И. Импликаторы и элементы И сгруппированы в n групп. J-я группа содержит два импликатора и элемент И. М-я группа дополнительно содержит два импликатора и два элемента И. В r-й группе выход i-го импликатора соединен с i-ым входом первого элемента И. В m-й группе выход i-го импликатора, подключенного инвертирующим входом к первому входу (i+l)-го элемента И, и выход (i+1)-го элемента И, подключенного вторым входом к выходу (3-i)-го импликатора, соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го импликатора. В первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам первого элемента И. Выход i-го импликатора первой группы и выход (i+2)-го импликатора m-й группы соединены соответственно с инвертирующим входом i-го импликатора второй группы и инвертирующим входом i-го импликатора (m+1)-й группы. Входы первого элемента И первой группы, неинвертирующие входы импликаторов r-й группы и выход первого элемента И j-й группы образуют соответственно (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел. 1 табл., 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей. Устройство содержит 2(n-1) элементов И, 2(n-1) элементов И-НЕ, 2n импликаторов. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей. Устройство содержит два элемента И, два элемента ИЛИ, два импликатора. 1 табл., 1 ил.