Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: .способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении – G06F 7/38

Изобретение относится к вычислительной технике и может быть использовано при обработке гидроакустических сигналов в системах передачи информации. Технический результат заключается в обеспечении возможности функционирования в реальном масштабе времени. Генератор сигналов содержит log₂N ступеней единичного преобразования, где N - число разрядов преобразуемой последовательности, каждая из ступеней содержит регистр сдвига, элементы группы совпадения «И», выходы элементов группы совпадения «И» каждой ступени соединены с входами регистра сдвига последующей ступени, и блок управления, выходы которого соединены со вторыми входами элементов группы совпадения «И» всех ступеней единичного преобразования, в каждой ступени единичного преобразования введен элемент «исключающее ИЛИ», первый вход которого подключен к входу регистра сдвига этой же ступени, а второй вход - к выходу регистра сдвига этой же ступени, при этом выходы элементов «исключающее ИЛИ» соединены с первыми входами элементов группы совпадения «И» той же ступени единичного преобразования. 2 ил.

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию выравнивания порядков двоичных чисел. Техническим результатом является повышение быстродействия за счет параллельно-конвейерного нахождения максимального порядка с помощью анализа разрядных срезов операндов, а затем вычисления разностей максимального порядка и остальных порядков m двоичных чисел. Устройство содержит блок нахождения максимального порядка, состоящий из m-входового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и m ячеек, каждая из которых включает элементы И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные триггеры, и блок вычитания, состоящий из m ячеек, каждая из которых включает элементы И, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, элемент НЕ, информационные триггеры. 5 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Технический результат заключается в повышении быстродействия за счет уменьшения времени реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов. Для достижения указанного технического результата предлагается логический процессор, предназначенный для реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов, который может быть использован в системах цифровой вычислительной техники как средство преобразования кодов, а также содержащий девятнадцать вычислительных ячеек (1₁, , 1₁₉), каждая из которых содержит элемент ИЛИ (2) и элемент И (3). 2 ил.

Изобретение относится к гидроакустике и может быть использовано в системах целеуказания, самонаведения и телеметрии подводных аппаратов. Технический результат - повышение помехоустойчивости узкополосной фильтрации в режиме реального времени. Фазовая синхронизация узкополосного сигнала основана на дискретизации его по переходам через нуль, преобразовании в двоичный код и сравнении с одной из нормированных биортогональных последовательностей путем интегрирования и суммирования, причем двоичный код подвергают булевому преобразованию над полем Галуа GF(2ⁿ), перемножают попарно-сопряженные коэффициенты булевого преобразования, подвергают унитарному булевому преобразованию и с помощью быстрого преобразования Уолша методом максимума Понтрягина по пороговому уровню получают номер одной из биортогональных последовательностей, совпадающий с номером узкополосного фильтра, независящего от фазы. Устройство включает усилитель с дискретизатором, блок оперативной памяти, блок булевого преобразования над полем Галуа GF(2ⁿ), блок быстрого преобразования Уолша и дополнительно в него введен блок унитарного булевого преобразования, входы которого соединены с выходами умножителей, а выход подключен к входу блока быстрого преобразования Уолша. 2 н.п. ф-лы, 1 ил., 7 табл.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи информации широкополосными фазоманипулированными сигналами в гидроакустических системах на подводных объектах. Техническим результатом является расширение функциональных возможностей устройства при обработке гидроакустических сигналов в виде двоичных дискретных булевых функций над расширением поля Галуа GF(2ⁿ). Устройство содержит блок управления, входной и выходной коммутаторы, Log₂N ступеней единичного преобразования, где N - число разрядов преобразуемой последовательности, каждая из которых содержит регистр сдвига, умножитель-сумматор над полем Галуа GF(2ⁿ), элемент И. 2 ил.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит m(А+В)-А мажоритарных элементов (1₁₁, ,1_{(А+В+1)(А+B)}), при этом

m=0,5(n+1). 1 ил.

Изобретение относится к вычислительной техники и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение конструкции за счет уменьшения числа типов используемых элементов при сохранении функциональных возможностей прототипа. Устройство содержит 2n элементов ИЛИ (1₁ , 1_2n) и n D-триггеров (2₁, ,2_n) и выполнено с возможностью реализации простых симметричных булевых функций, зависящих от аргументов - входных двоичных сигналов. 2 ил.

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорных устройствах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является повышение быстродействия выполнения операции умножения. Способ заключается в последовательном выполнении операций приема сомножителей в тетрады ТА1 и ТВ3, преобразования кодов сомножителей из кода 8, 4, 2, 1 в десятичные числа 8, 6, 4, 2, I, умножения четных десятичных чисел тетрад ТА1 и ТВЗ одного десятичного разряда с помощью матрицы умножения, сложения частичных значений произведения ТС2 с числом разрядов единиц и разрядов десятков произведения, сложения чисел ТС2 с десятичными числами ТВ3, ТА2 с помощью матрицы сложения. Устройство, реализующее данный способ, содержит в каждом десятичном разряде элементы И, элементы ИЛИ, элементы НЕ, три четырехразрядных триггерных регистра А, В, С, одноразрядный трехвходовый сумматор, матрицу умножения, матрицу сложения, шесть входов управления. 2 н.п. ф-лы, 3 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом является упрощение устройства. Мажоритарный модуль содержит три группы мажоритарных элементов, имеющих по три входа. В каждой группе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а первая и вторая группы содержат по m-1 мажоритарных элементов, где m=0,5(n+1), n 1 есть любое нечетное натуральное число. В мажоритарный модуль введены элементы 2И, которые сгруппированы в N групп так, что i-я группа содержит m-1 элементов 2И. В i-й группе выход предыдущего элемента 2И соединен с первым входом последующего элемента 2И, выходы (m-1)-ых мажоритарных элементов первой, второй групп и выходы (m-1)-ых элементов 2И первой - N-й групп подключены соответственно к второму, третьему входам первого и третьим входам второго - (N+1)-го мажоритарных элементов третьей группы. Первые входы всех мажоритарных элементов третьей группы объединены и образуют второй настроечный вход мажоритарного модуля, выход и первый настроечный вход которого образованы соответственно выходом (N+1)-го мажоритарного элемента третьей группы и объединенными первыми входами всех мажоритарных элементов первой, второй групп, при этом . 1 ил.

Изобретение относится к приборостроительной промышленности и может быть использовано в системах автоматического управления летательными аппаратами в условиях меняющихся задающих воздействий по знаку и величине. Техническим результатом изобретения является повышение динамической точности и упрощение устройства. Способ интегрирования сигнала управления для астатических систем управления летательными аппаратами заключается в том, что задают сигнал управления для интегрирования, интегрируют текущий сигнал интегрирования и масштабируют интегрированный сигнал, усиливают масштабированный сигнал, инвертируют усиленный сигнал, задают пороговый сигнал 0, перемножают задающий сигнал управления и масштабированный сигнал, сравнивают сигнал перемножения с пороговым сигналом, формируют сигнал обратной связи, равный инвертированному сигналу при превышении сигнала перемножения над пороговым сигналом, формируют текущий сигнал интегрирования, равный сумме задающего сигнала и сигнала обратной связи, и ограничивают промасштабированный интегрированный сигнал. Устройство, реализующее способ, содержит задатчик сигнала интегрирования, сумматор, интегрирующее звено, масштабный усилитель, ограничитель сигнала, инвертирующий усилитель, управляемый ключ, блок умножения, релейный элемент и задатчик порогового сигнала. 2 н.п. ф-лы, 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является повышение быстродействия. Устройство содержит пять элементов ИЛИ, пять элементов И, регистр, шесть замыкающих и шесть размыкающих ключей. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения формирования двоичного кода числа единичных сигналов кортежа (x₁,..., x_n), х_j{0,1}. Устройство содержит n вычислительных ячеек, каждая из которых состоит из элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, n элементов И, n D-триггеров. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения параллельной реализации n простых симметричных булевых функций, зависящих от n (n2) аргументов - входных двоичных сигналов. Устройство содержит замыкающие и размыкающие ключи, регистр и вычислительные ячейки, каждая из которых состоит из элемента "ИЛИ" и элемента "И". 2 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является упрощение устройства за счет обеспечения полной регулярности связей между вычислительными ячейками. Устройство содержит n вычислительных ячеек, каждая из которых содержит элемент "И", элемент "ИЛИ", D-триггер. 2 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является упрощение структуры идентификатора за счет уменьшения количества выходов в два раза. Указанный результат достигается за счет того, что идентификатор содержит двадцать две ячейки, каждая из которых содержит два входа, два выхода, элементы “И” и “ИСКЛЮЧАЮЩЕЕ ИЛИ”, причем все ячейки сгруппированы в матрицу из четырех строк и семи столбцов так, что i-ая (i=1,4) строка и j-ый (j=1,4) столбец содержат соответственно 8-i и j ячеек. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения реализации любой из n простых симметричных булевых функций, зависящих от n аргументов. Устройство содержит мажоритарные элементы, сгруппированные в V+1-ю группу так, что i-я (I=1,V) и (V+1)-я группы содержат соответственно n и V-1 мажоритарных элементов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов. Указанный технический результат достигается за счет того, что логический модуль содержит элемент "И", первый, второй мажоритарные элементы, элемент "ИЛИ", три информационных и два настроечных входа. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение структуры за счет уменьшения количества выходов в n раз при сохранении функциональных возможностей. Устройство содержит 2n элементов “И”, n элементов “ИЛИ”, n D-триггеров. 2 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является упрощение настройки на воспроизведение любой из n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, за счет обеспечения ее реализации с помощью двух управляющих сигналов. Указанный технический результат достигается за счет того, что модуль содержит n D-триггеров, n элементов “И” и n элементов “ИЛИ”, причем выход i-го элемента “И” соединен с первым входом i-го элемента “ИЛИ”, подключенного вторым входом к входу данных i-го D-триггера, вход установки и тактовый вход которого соединены соответственно с первым и вторым управляющими входами модуля, подключенного i-м информационным входом к первому входу i-го элемента “И”, второй вход которого соединен с неинвертирующим выходом i-го D-триггера, выход каждого предыдущего элемента “ИЛИ” подключен к второму входу последующего элемента “ИЛИ”, а второй вход первого и выход n-го элементов “ИЛИ” соединены соответственно с шиной нулевого потенциала и выходом модуля. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов. Устройство содержит одиннадцать мажоритарных элементов, четыре информационных входа, два настроечных входа. 1 ил.

Изобретение относится к приложениям алгоритма Витерби и, в частности, к усовершенствованным системе и способу осуществления высокоскоростной операции сложения/сравнения/выбора (ССВ) по схеме “бабочка” в реализации алгоритма Витерби. Его использование позволяет получить технический результат в виде повышения эффективности при осуществлении высокоскоростных операций ССВ по схеме “бабочка” в реализации алгоритма Витерби. Технический результат достигается за счет того, что система содержит первый элемент памяти для хранения совокупности метрик исходных состояний, мультиплексор, способный выбирать между первым и вторым действующими путями на основании четных и нечетных тактов, механизм ССВ, который вычисляет метрики конечных состояний для каждой из метрик состояний. Второй элемент памяти, подключенный к механизму ССВ и мультиплексору, используется для временного хранения метрик конечных состояний. Мультиплексор выбирает первый действующий путь в течение четных тактов и подает метрики исходных состояний, извлеченные из первого элемента памяти, на механизм ССВ для порождения метрик конечных состояний. В течение нечетных циклов мультиплексор выбирает второй действующий путь для доступа ко второму элементу памяти и использования ранее вычисленных метрик конечных состояний в качестве метрик промежуточных исходных состояний. 2 с. и 19 з.п. ф-лы, 6 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов, где n1 есть любое нечетное натуральное число. Устройство содержит мажоритарные элементы, сгруппированные в N+1 групп так, что i-я (i=1, N) и (N+1)-я группы содержат соответственно m-1 и N-1 мажоритарных элементов. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении соответствующих конечных автоматов. Техническим результатом изобретения является упрощение воспроизведения фундаментальных симметричных булевых функций за счет исключения инвертора. Указанный технический результат достигается за счет того, что для воспроизведения фундаментальной симметричной булевой функции индекса m (m{0,...,n}), зависящей от n аргументов - двоичных сигналов, подают указанные сигналы на блок вычисления простых симметричных булевых функций, а значения m-й и (m+1)-й простых симметричных булевых функций суммируют сумматором по модулю 2.