Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: .....полусумматоры, полные сумматоры, состоящие из двух каскадных полусумматоров – G06F 7/502
Патенты в данной категории
СПОСОБ И УСТРОЙСТВО СУММИРОВАНИЯ
Изобретение относится к вычислительной технике и может быть использовано в устройствах суммирования. Техническим результатом является упрощение устройства, расширение его функциональных возможностей, повышение быстродействия. Способ заключается в том, что по первому временному такту принимают код второго слагаемого в триггеры второго слагаемого и сдвигают код первого слагаемого, являющийся сдвинутым на один разряд вправо кодом суммы предыдущей операции суммирования и хранящийся в триггерах первого слагаемого, на один разряд влево, по второму временному такту формируют код суммы с учетом переноса в каждом разряде, по третьему временному такту производят выдачу кода суммы на информационные выходы устройства, сдвигают полученную сумму на один разряд вправо с запоминанием в триггерах первого слагаемого. Устройство содержит элементы И, элементы ИЛИ, элементы НЕ, RS-триггеры, входы управления. 2 н.п. ф-лы, 1 ил. |
2308073 патент выдан: опубликован: 10.10.2007 |
|
СПОСОБ И УСТРОЙСТВО ВЫПОЛНЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ ОПЕРАЦИЙ ПРИ МИНИМАЛЬНЫХ ЗАТРАТАХ ОБОРУДОВАНИЯ
Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессорных устройствах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является повышение быстродействия, сокращение оборудования, расширение перечня выполняемых операций. Способ заключается в последовательном выполнении во время первого временного такта операций приема второго слагаемого, первого сложения по модулю два, занесения результата в первые RS-триггеры и формирования поразрядного и сквозного переноса, во время второго временного такта выполняют второе сложение по модулю два, заносят результат этого сложения во вторые RS-триггеры данного или младшего разряда. Устройство, реализующее данный способ, содержит в каждом разряде девять элементов И, пять элементов ИЛИ, два RS-триггера, два полусумматора, восемь входов управления. 2 н.п. ф-лы, 3 ил. |
2287849 патент выдан: опубликован: 20.11.2006 |
|