Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: .....с одновременным генерированием или распространением переноса на две или более позиции – G06F 7/506
Патенты в данной категории
ПАРАЛЛЕЛЬНЫЙ СУММАТОР-ВЫЧИТАТЕЛЬ НА НЕЙРОНАХ СО СКВОЗНЫМ ПЕРЕНОСОМ
Изобретение относится к средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и производительных цифровых устройств суммирования и вычитания чисел в двоичной системе счисления в прямых кодах. Техническим результатом является повышение быстродействия устройства, снижение аппаратных затрат. Устройство содержит блок ввода чисел, блок компарации, блок регистра большего числа, блок суммирования-вычитания, блок регистра меньшего числа, блок регистра результата, блок управления. 12 ил. |
2523942 патент выдан: опубликован: 27.07.2014 |
|
ФУНКЦИОНАЛЬНАЯ СТРУКТУРА СКВОЗНОГО ПЕРЕНОСА f1(![]() ![]() ![]() ![]() ![]() ![]() ![]() Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов предварительного суммирования аргументов множимого |
2445680 патент выдан: опубликован: 20.03.2012 |
|
СПОСОБ ЛОГИКО-ДИНАМИЧЕСКОГО ПРОЦЕССА СУММИРОВАНИЯ ПОЗИЦИОННЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ [ni]f(2n) И [mi]f(2n) С ПРИМЕНЕНИЕМ АРИФМЕТИЧЕСКИХ АКСИОМ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) И ФОРМИРОВАНИЕМ РЕЗУЛЬТИРУЮЩЕЙ СУММЫ АНАЛОГОВЫХ СИГНАЛОВ [Sj]f(2n) В ПОЗИЦИОННОМ ФОРМАТЕ (РУССКАЯ ЛОГИКА)
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств, выполняющих операции логического суммирования позиционных аргументов аналоговых сигналов. Техническим результатом является повышение быстродействия. Способ включает этапы: формируют первую и вторую промежуточные суммы посредством логических операций ИЛИ и И, формируют первую промежуточную структуру аргументов аналоговых сигналов, преобразуя неактивный аргумент второй промежуточной суммы в активный положительный и условно отрицательный аргумент, логически дифференцируют положительную структуру аргументов первой промежуточной суммы, формируют положительный аргумент сквозного переноса в очередном старшем разряде второй промежуточной сумме, и дополнительный условно отрицательный аргумент в младшем разряде второй промежуточной суммы аналоговых сигналов, которую совмещают со структурой первой промежуточной суммы, исключают в соответствующих разрядах одновременную активность условно отрицательных аргументов и формируют результирующую сумму аналоговых сигналов в позиционном формате. |
2439659 патент выдан: опубликован: 10.01.2012 |
|
ФУНКЦИОНАЛЬНЫЕ СТРУКТУРЫ ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫХ СКВОЗНЫХ ПЕРЕНОСОВ fj+1(![]() ![]() ![]() ![]() ![]() ![]() Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов предварительного суммирования аргументов множимого [mj]f(2n ), в позиционном формате. Техническим результатом является повышение быстродействия процесса формирования сквозных переносов. В одном из вариантов изобретения функциональные структуры выполнены в виде двух эквивалентных по структуре логических функций переноса j-го и (j+1)-го разрядов, при этом каждый разряд содержит элементы, реализующие логические функции И, ИЛИ, НЕ. 10 н.п. ф-лы. |
2431886 патент выдан: опубликован: 20.10.2011 |
|
ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПОСЛЕДОВАТЕЛЬНЫХ СКВОЗНЫХ ПЕРЕНОСОВ fj+1(![]() ![]() ![]() ![]() ![]() ![]() Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования в параллельно-последовательном умножителе. Техническим результатом является повышение быстродействия процедуры формирования сквозного последовательного переноса в предварительном сумматоре умножителя. В одном из вариантов изобретения в «i»-й «зоне формирования», включающей «j+1»-й и «j»-й разряды, функциональные структуры выполнены эквивалентными, при этом каждая функциональная структура содержит элементы, реализующие логические функции И, ИЛИ. 4 н.п. ф-лы. |
2424550 патент выдан: опубликован: 20.07.2011 |
|
СПОСОБ ФОРМИРОВАНИЯ СКВОЗНОГО ПОСЛЕДОВАТЕЛЬНОГО ПЕРЕНОСА В ПРОЦЕДУРЕ ЛОГИЧЕСКОГО ДИФФЕРЕНЦИРОВАНИЯ d/dn ПОЗИЦИОННЫХ АРГУМЕНТОВ [mj]f(2n) С УЧЕТОМ ИХ ЗНАКА ДЛЯ ФОРМИРОВАНИЯ ПОЗИЦИОННО-ЗНАКОВОЙ СТРУКТУРЫ ±[mj]f(+/-)min С МИНИМИЗИРОВАННЫМ ЧИСЛОМ АКТИВНЫХ В НЕЙ АРГУМЕНТОВ (ВАРИАНТЫ)
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания. Техническим результатом является повышение быстродействия процесса преобразования аргументов при формировании сквозного последовательного переноса f( |
2420869 патент выдан: опубликован: 10.06.2011 |
|
СПОСОБ ФОРМИРОВАНИЯ ПРЕОБРАЗОВАННЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ (0j)i и (0j+1)i СКВОЗНОГО ПАРАЛЛЕЛЬНОГО ПЕРЕНОСА f(![]() ![]() Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах. Техническим результатом является повышение быстродействия процесса преобразования аргументов при формировании сквозного параллельного переноса f( |
2420868 патент выдан: опубликован: 10.06.2011 |
|
УСТРОЙСТВО СУММИРОВАНИЯ ДВОИЧНЫХ КОДОВ
Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является повышение быстродействия устройства. Каждый разряд устройства содержит восемь логических элементов И, два RS-триггера, шесть логических элементов ИЛИ, пять логических элементов НЕ, каждые три разряда имеют дополнительный логический элемент И. 2 ил. |
2381547 патент выдан: опубликован: 10.02.2010 |
|