Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: .....с одновременным генерированием или распространением переноса на две или более позиции – G06F 7/506

Изобретение относится к средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и производительных цифровых устройств суммирования и вычитания чисел в двоичной системе счисления в прямых кодах. Техническим результатом является повышение быстродействия устройства, снижение аппаратных затрат. Устройство содержит блок ввода чисел, блок компарации, блок регистра большего числа, блок суммирования-вычитания, блок регистра меньшего числа, блок регистра результата, блок управления. 12 ил.

ФУНКЦИОНАЛЬНАЯ СТРУКТУРА СКВОЗНОГО ПЕРЕНОСА f1( )i+1 И f2( )i УСЛОВНО "i+1" И УСЛОВНО "i" РАЗРЯДОВ "k" ГРУППЫ АРГУМЕНТОВ МНОЖИМОГО [ni]f(2n) ПРЕДВАРИТЕЛЬНОГО СУММАТОРА f ([ni]&[ni,0]) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f ( ) (ВАРИАНТЫ)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов предварительного суммирования аргументов множимого , в позиционном формате. Техническим результатом является повышение быстродействия процесса формирования сквозных переносов в сумматоре. В одном из вариантов функциональная структура выполнена в виде двух разрядов k-ой группы и содержит в условно «i+1»-ом разряде четыре логических элемента ИЛИ и один логический элемент И, а в «i»-ом разряде - три логических элемента ИЛИ и один логический элемент И. 5 н.п. ф-лы.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств, выполняющих операции логического суммирования позиционных аргументов аналоговых сигналов. Техническим результатом является повышение быстродействия. Способ включает этапы: формируют первую и вторую промежуточные суммы посредством логических операций ИЛИ и И, формируют первую промежуточную структуру аргументов аналоговых сигналов, преобразуя неактивный аргумент второй промежуточной суммы в активный положительный и условно отрицательный аргумент, логически дифференцируют положительную структуру аргументов первой промежуточной суммы, формируют положительный аргумент сквозного переноса в очередном старшем разряде второй промежуточной сумме, и дополнительный условно отрицательный аргумент в младшем разряде второй промежуточной суммы аналоговых сигналов, которую совмещают со структурой первой промежуточной суммы, исключают в соответствующих разрядах одновременную активность условно отрицательных аргументов и формируют результирующую сумму аналоговых сигналов в позиционном формате.

ФУНКЦИОНАЛЬНЫЕ СТРУКТУРЫ ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫХ СКВОЗНЫХ ПЕРЕНОСОВ fj+1( )+ и fj( )+ В УСЛОВНО "i" "ЗОНЕ ФОРМИРОВАНИЯ" ДЛЯ КОРРЕКТИРОВКИ РЕЗУЛЬТИРУЮЩЕЙ ПРЕДВАРИТЕЛЬНОЙ СУММЫ ПЕРВОГО УРОВНЯ АРГУМЕНТОВ ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f ( ) ПОЗИЦИОННОГО ФОРМАТА МНОЖИМОГО [mj]f(2n) И МНОЖИТЕЛЯ [ni]f(2n) (ВАРИАНТЫ)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов предварительного суммирования аргументов множимого [m_j]f(2ⁿ ), в позиционном формате. Техническим результатом является повышение быстродействия процесса формирования сквозных переносов. В одном из вариантов изобретения функциональные структуры выполнены в виде двух эквивалентных по структуре логических функций переноса j-го и (j+1)-го разрядов, при этом каждый разряд содержит элементы, реализующие логические функции И, ИЛИ, НЕ. 10 н.п. ф-лы.

ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПОСЛЕДОВАТЕЛЬНЫХ СКВОЗНЫХ ПЕРЕНОСОВ fj+1( )+ и fj( )+ УСЛОВНО "I" "ЗОНЫ ФОРМИРОВАНИЯ" ДЛЯ КОРРЕКТИРОВКИ РЕЗУЛЬТИРУЮЩЕЙ СУММЫ ПРЕДВАРИТЕЛЬНОГО СУММИРОВАНИЯ АКТИВНЫХ АРГУМЕНТОВ МНОЖИМОГО [mj]f(2n) ПОЗИЦИОННОГО ФОРМАТА В ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОМ УМНОЖИТЕЛЕ f ( ) (ВАРИАНТЫ)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования в параллельно-последовательном умножителе. Техническим результатом является повышение быстродействия процедуры формирования сквозного последовательного переноса в предварительном сумматоре умножителя. В одном из вариантов изобретения в «i»-й «зоне формирования», включающей «j+1»-й и «j»-й разряды, функциональные структуры выполнены эквивалентными, при этом каждая функциональная структура содержит элементы, реализующие логические функции И, ИЛИ. 4 н.п. ф-лы.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания. Техническим результатом является повышение быстродействия процесса преобразования аргументов при формировании сквозного последовательного переноса f( ). В одном варианте функциональная структура выполнена с использованием элементов, реализующих логические функции И, ИЛИ и НЕ. При этом функциональная структура выполнена для условно «j»-го и «j+1»-го разрядов в виде структур функций f_1,2( 00), в которых формируют аргументы переноса (0_j )_i, (0_j+1 )_i, и структур функций f_1,2( 11), в которых формируют аргументы переноса (-0_j )_i, (-0_j+1 )_i. 5 н.п. ф-лы.

СПОСОБ ФОРМИРОВАНИЯ ПРЕОБРАЗОВАННЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ (0j)i и (0j+1)i СКВОЗНОГО ПАРАЛЛЕЛЬНОГО ПЕРЕНОСА f( ) ДЛЯ ПРЕОБРАЗОВАНИЯ ПОЗИЦИОННО-ЗНАКОВЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ ±[nj]f(+/-) В УСЛОВНОЙ "i" ЗОНЕ МИНИМИЗАЦИИ И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах. Техническим результатом является повышение быстродействия процесса преобразования аргументов при формировании сквозного параллельного переноса f( ). В одном варианте функциональная структура выполнена с использованием элементов, реализующих логические функции И, ИЛИ и НЕ. При этом функциональная структура условно «i»-ой зоны минимизации выполнена в виде двух эквивалентных структур логических функций - функциональной логической структуры параллельного переноса f₁( ) для формирования преобразованного аргумента (0_j )_i и функциональной логической структуры f₂ ( ) для формирования преобразованного аргумента (0_j+1 )_i. 5 н.п. ф-лы.

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является повышение быстродействия устройства. Каждый разряд устройства содержит восемь логических элементов И, два RS-триггера, шесть логических элементов ИЛИ, пять логических элементов НЕ, каждые три разряда имеют дополнительный логический элемент И. 2 ил.