Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: .способы и устройства для выполнения вычислений с использованием машинных чисел и числовых полей, т.е. представление числа без основания, вычислительные устройства с использованием комбинаций количественных представлений машинных чисел и числовых полей – G06F 7/60
Патенты в данной категории
СИСТЕМЫ И СПОСОБЫ ОПТИМИЗАЦИИ ОПЕРАЦИЙ ДОБЫЧИ В РЕАЛЬНОМ ВРЕМЕНИ
Изобретение относится к области оптимизации операций добычи в реальном времени. Техническим результатом является оптимизация пластовых операций добычи в реальном времени. В одном варианте осуществления, основанная на движущемся временном горизонте параметрическая модель обеспечивает быстрые прогнозы для оптимизации добычи в краткосрочной конфигурации. В другом варианте осуществления, несколько технологий выбираются совместно с технологическими потоками производительности активов, которые уникально реализуются в многофазном подходе. 2 н. и 18 з.п. ф-лы, 19 ил., 4 табл. |
2502120 патент выдан: опубликован: 20.12.2013 |
|
ЯЧЕЙКА ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ, ОДНОРОДНАЯ ВЫЧИСЛИТЕЛЬНАЯ СРЕДА И УСТРОЙСТВО ДЛЯ КОНВЕЙЕРНЫХ ВЫЧИСЛЕНИЙ СУММЫ м n-РАЗРЯДНЫХ ЧИСЕЛ
Изобретения относятся к вычислительной технике и могут быть использованы при построении быстродействующих арифметических устройств ЭВМ на базе однородных вычислительных сред. Техническим результатом является повышение быстродействия и надежности. Ячейка однородной вычислительной среды содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, два триггера. 3 н.п. ф-лы, 8 ил., 1 табл. |
2475815 патент выдан: опубликован: 20.02.2013 |
|
БЫСТРОДЕЙСТВУЮЩЕЕ УСТРОЙСТВО ДЛЯ РАСЧЕТА ПОРЯДКОВЫХ НОМЕРОВ БИТОВ С ВЫСОКИМ ЛОГИЧЕСКИМ УРОВНЕМ В СТРОКЕ ДАННЫХ
Изобретение относится к области обработки информации. Техническим результатом является повышение быстродействия расчета порядковых номеров битов и общего числа бит с высоким логическим уровнем в строке данных длиной n, при этом число используемых сумматоров должно быть более O(nlog2n), при этом обеспечивается задержка расчета порядковых номеров битов и общего числа бит с высоким логическим уровнем не более t3log2 n, где t3 - задержка сумматора с сохранением переноса, при этом число используемых в устройстве сумматоров составляет nlog2n. Быстродействующее устройство для расчета порядковых номеров битов с высоким логическим уровнем в строке данных, согласно решению, характеризуется тем, что оно содержит n бинарных входов битов входной строки данных, n выходов порядковых номеров битов с высоким логическим уровнем, выход POPCNT количества битов с высоким логическим уровнем, n элементов логического умножения , каждый из которых имеет выход Y, соединеный с выходом Qj, первый вход X1 и второй бинарный вход Х2, иерархические вычислительные уровни , каждый из которых имеет 2m входов Di и 2m выходов , причем каждый вычислительный уровень состоит из первого и второго вычислительных уровней L m-1 и 2m-1 сумматоров , имеющих первый А и второй В входы и выход С. 5 ил. |
2451988 патент выдан: опубликован: 27.05.2012 |
|
УСТРОЙСТВО ДЛЯ РАСЧЕТА ПОРЯДКОВЫХ НОМЕРОВ БИТОВ С ВЫСОКИМ ЛОГИЧЕСКИМ УРОВНЕМ В СТРОКЕ ДАННЫХ
Изобретение относится к области обработки информации и может быть использовано в вычислительной технике, системах коммуникации и защиты информации от несанкционированного доступа. Техническим результатом является упрощение устройства при сохранении высокой скорости выполнения операции. Устройство содержит n=2 k бинарных входов битов строки данных, где k-целое положительное число, n выходов значений порядковых номеров битов с высоким логическим уровнем в строке данных, выход POPCNT числа битов с высоким логическим уровнем в строке данных, n элементов логического умножения, каждый из которых имеет выход Y, первый вход X1 и второй бинарный вход Х2, и формирует на выходе Y результат умножения данных на входах X1 и Х2, вычислительные блоки Мij , содержащие сумматоры и образующие пирамидальную структуру с k уровнями обработки, где индекс j меняется от 1 до k=log 2n и указывает номер уровня обработки, а индекс i меняется от 1 до 2j-1 и указывает номер блока на уровне. 6 з.п. ф-лы, 7 ил. |
2451987 патент выдан: опубликован: 27.05.2012 |
|
МНОГОУРОВНЕВАЯ M-МЕРНАЯ МАТРИЧНАЯ ВЫЧИСЛИТЕЛЬНАЯ СТРУКТУРА ВЕРТИКАЛЬНОЙ АРИФМЕТИКИ В.М. ТАРАНУХИ
Изобретение относится к области вычислительной техники, предназначено для параллельного вычисления разрядными срезами m-мерных массивов данных и может быть использовано для решения задач, связанных с обработкой m-мерных массивов данных. Техническим результатом является расширение функциональных возможностей, повышение быстродействия вычисления m-мерных массивов данных посредством образования иерархической многоуровневой матричной структуры. Многоуровневая m-мерная матричная вычислительная структура содержит m-мерные матричные вычислительные структуры с первого по m-й и уровень, образующие иерархическую многоуровневую вычислительную структуру вертикальной арифметики, представляющую регулярную, связанную по вертикали, иерархическую логарифмическую структуру с межуровневыми связями, по горизонтали m-мерные матричные структуры образуют иерархическую матричную структуру, в которой матричные структуры предыдущих уровней, объединенные связями, образуют матричную структуру следующего иерархического уровня многоуровневой m-мерной матричной структуры. 4 з.п. ф-лы, 14 ил. |
2265239 патент выдан: опубликован: 27.11.2005 |
|
СПОСОБ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ Изобретение относится к области вычислительной техники и предназначено, в частности, для цифровой обработки массивов данных в реальном масштабе времени. Технический результат заключается в повышении производительности и расширении функциональных возможностей цифровой обработки сигналов без увеличения аппаратурных затрат. Технический результат достигается за счет того, что в способе цифровой обработки сигналов после считывания запомненные сигналы данных преобразуют в последовательный знакоразрядный код, распределяют запомненные сигналы данных на n групп посредством коммутации сигналов данных в последовательных знакоразрядных кодах, выполняют поразрядные вычисления в избыточной системе счисления над n группами сигналов данных в соответствии с кодом операции цифровой обработки сигналов с внутренней частотой синхронизации, а полученные результаты обработки коммутируют и запоминают в знакоразрядных кодах, запомненные результаты обработки выводят с внешней частотой синхронизации с одновременным преобразованием в параллельный дополнительный двоичный код, причем действия над сигналами данных и результатами обработки выполняют одновременно. 2 с. и 2 з.п. ф-лы., 14 ил., 3 табл. | 2163391 патент выдан: опубликован: 20.02.2001 |
|