Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: ..с помощью арифметического остатка – G06F 7/72

Изобретение относится к вычислительной технике, в частности к модулярным спецпроцессорам, функционирующим в полиномиальной системе классов вычетов и способным сохранять работоспособное состояние при возникновении ошибки за счет реконфигурации структуры. Техническим результатом является повышение скорости преобразования. Устройство содержит вход запуска устройства, группу сдвиговых регистров, блок синхронизации, выход устройства, блоки трехвходовых элементов И, сумматор по модулю два, группу информационных входов, группу управляющих входов устройства, группу блоков расчета ортогональных базисов, каждый из которых содержит блоки памяти, сумматор по модулю, регистр, преобразователь индекс-элемент, умножитель. 2 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для выполнения операции умножения чисел, представленных в модулярно-позиционном формате с плавающей точкой на универсальных многоядерных процессорах. Техническим результатом является повышение скорости вычисления за счет замены операции умножения t-разрядных позиционных мантисс сомножителей n параллельно выполняемыми операциями умножения q-разрядных знакопозиций чисел в системе счисления в остаточных классах. Способ реализуется на универсальном многоядерном вычислителе, содержащем g k-разрядных вычислительных ядер, каждое из которых обеспечивает выполнение системы из f операций, в состав которых входят операции алгебраического умножения и алгебраического сложения над числами, представленными в позиционных целочисленных форматах данных. При организации выполнения операций умножения каждое число, множитель и множимое, представляется в модулярно-позиционном формате с плавающей точкой в виде (1+k+q·n) - элементного вектора.

Устройство относится к вычислительной технике и может быть использовано в вычислительных системах, функционирующих в системе остаточных классов. Техническим результатом является повышение быстродействия устройства определения знака числа и сокращения оборудования. Устройство содержит входные регистры для временного хранения разрядов исходного числа, память для хранения произведений и параллельный сумматор. 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, функционирующих в системе остаточных классов. Техническим результатом является повышение быстродействия устройства и сокращение аппаратных затрат. Устройство содержит входные регистры, схемы определения знака, схемы сдвига полярности чисел, просмотровые таблицы (память) для хранения констант и , сумматор и логический элемент «исключающее или», схему анализа знаков чисел. 3 ил.

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих параллельно-конвейерных умножителей. Техническим результатом является повышение скорости вычисления. Способ содержит этапы: осуществляют параллельную запись остатка по основанию p₁ множимого в элементы памяти, параллельно выполняют подсчет количества единиц b _i в каждом столбце i-ой матрицы, сдвигают двоичное число b₁ на один разряд вправо, суммируют с числом b ₂, полученную сумму сдвигают на один разряд вправо и суммируют с числом b ₃. Аналогичным образом осуществляют сдвиг полученных сумм и суммирование их с последующими числами до получения суммы , при этом младший разряд числа b₁ является первым разрядом s₁ произведения, младший разряд каждой полученной суммы является i-ым разрядом произведения. Сдвигают двоичное число , младший разряд полученного числа является (2*m)-м разрядом искомого произведения S_2*m. В случае если s больше p₁, производится коррекция полученного произведения s путем последовательного вычитания из s основания p₁ до тех пор, пока s не станет меньше p₁, иначе коррекция не производится, аналогично вычисляются и корректируются произведения m-разрядных остатков по остальным основаниям, одновременно суммируют порядки сомножителей, полученная сумма является порядком искомого произведения. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях. Техническим результатом является расширение функциональных возможностей за счет введения операции суммирования по модулю. Устройство содержит n-разрядный и (n+1)-разрядный сумматоры, мультиплексор и регистр. 1 ил.

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих параллельно-конвейерных умножителей. Техническим результатом является повышение скорости вычисления. Способ содержит этапы, на которых осуществляют параллельную запись остатка по основанию p_i множимого в элементы памяти матрицы i-го умножителя, параллельно выполняют подсчет количества единиц b_i в каждом столбце i-й матрицы, сдвигают двоичное число b₁ на один разряд вправо, суммируют с числом b₂, полученную сумму сдвигают на один разряд вправо и суммируют с числом b ₃. Аналогичным образом осуществляют сдвиг полученных сумм и суммирование их с последующими числами до получения суммы при этом младший разряд числа b₁ является первым разрядом s₁ произведения, младший разряд каждой полученной суммы ; является i-ым разрядом произведения. Сдвигают двоичное число младший разряд полученного числа является (2*m)-м разрядом искомого произведения s_2*m. В случае если s_i больше p_i, производится коррекция полученного произведения s_i путем последовательного вычитания из s_i основания p_i до тех пор, пока s_i не станет меньше p_i, иначе коррекция не производится, одновременно суммируют порядки сомножителей, полученная сумма является порядком искомого произведения. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях. Техническим результатом является повышение быстродействия сумматора за счет параллельного выполнения операции сложения по модулю. Устройство содержит логические элементы «НЕ», «И», «ИЛИ». 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано при диагностике вычислительных систем для обнаружения переполнения динамического диапазона, определения ошибки и локализации неисправного канала в ЭВМ, функционирующих в системе остаточных классов. Техническим результатом является повышение скорости определения функциональных характеристик и сокращения аппаратурных затрат. Устройство содержит входные регистры, схемы формирования проекций, блоки памяти, сумматоры, схему анализа, логические элементы «И», триггер, счетчик проекций. 1 ил.

Изобретения относятся к вычислительной технике и могут быть использованы для построения однородных вычислительных сред, выполняющих арифметические операции над парами двоичных векторов по заданному модулю. Техническим результатом является повышение быстродействия и надежности. Ячейка однородной вычислительной среды содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, два триггера. 3 н.п. ф-лы, 6 ил., 3 табл.

Изобретение относится к вычислительной технике. Технический результат заключается в сокращении объема оборудования. Он достигается тем, что устройство для формирования остатка по произвольному модулю от числа содержит первый и второй регистры, группу блоков элементов «И», блок сумматоров по модулю и элемент задержки, при этом в него введены (К-1) сумматоров по модулю, на вторые информационные входы которых подается код модуля, на первый информационный вход первого сумматора по модулю и на второй информационный вход группы блоков элементов «И» подается код числа «1», выход i-го сумматора по модулю соединен со вторым информационным входом группы блоков элементов «И» и со сдвигом на один разряд в сторону старших с первым информационным входом i+1 сумматора по модулю, где i=1, , K-2, выход К-1 сумматора по модулю соединен со вторым информационным входом группы блоков элементов «И». 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях. Техническим результатом является расширение диапазона значений входных чисел. Устройство содержит сумматоры, умножители, инверторы и мультиплексоры. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях. Техническим результатом является расширение функциональных возможностей устройства за счет введения операции суммирования по модулю. Устройство содержит n+1 одноразрядных параллельных сумматоров по модулю, где n - количество разрядов чисел суммирования, при этом каждый одноразрядный сумматор по модулю состоит из двух одноразрядных сумматоров, двух логических элементов И, логического элемента ИЛИ, двух логических элементов НЕ. 1 з.п. ф-лы, 2 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей. Техническим результатом является повышение производительности выполнения операции формирования остатка по заданному модулю для потока чисел путем конвейеризации процесса вычисления частичных и итоговых остатков на основе предварительно вычисленных значений первичных остатков. Устройство для формирования остатка по заданному модулю содержит Т блоков формирования частичных остатков с информационным входом на n разрядов, входом первичных остатков на (n-р-1)·(р+1) разряд, входом инициализации, синхровходом и выходом на (p+q) разрядов соответственно, два параллельных (р+2)- и (р+1)-разрядных регистра с синхровходом, входом и выходом данных соответственно, мультиплексор с двумя входами данных, управляющим входом и выходом, компаратор с двумя входами и выходом, блок вычитания с входами уменьшаемого и вычитаемого, а также с выходом разности. 1 з.п. ф-лы, 2 ил., 1 табл.

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах для преобразования двоичных кодов в коды системы остаточных классов (СОК). Техническим результатом является увеличение разрядности преобразуемых в СОК двоичных кодов. Устройство содержит входной регистр, коммутатор, мультиплексор, схему коррекции, два сумматора по модулю, два регистра для фиксации промежуточных результатов суммирования по модулям, три выходных регистра. 1 ил.

Изобретение относится к вычислительным модулярным нейрокомпьютерным системам и предназначено для выполнения основной операции деления модулярных чисел. Техническим результатом является расширение функциональных возможностей устройства за счет выполнения операции деления при произвольных значениях делимого и делителя, а также сокращение объема оборудования. Устройство содержит входные регистры делимого и делителя, блок деления с нулевым остатком, блок преобразования остаточного кода в код обобщенной позиционной системы, ПЗУ, блок вычитателя, блок умножения, блок запрета, блоки сравнения, ключ, сумматор. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и, в частности, к модулярным нейрокомпьютерным средствам и предназначено для определения ошибок в кодовых конструкциях непозиционного кода полиномиальной системы классов вычетов (ПСКВ), представленных в расширенных полях Галуа GF(2^v). Техническим результатом является снижение аппаратурных затрат. Устройство содержит регистр, блок вычисления интервального полинома, корректирующий сумматор, блок спектрального анализа, который является четырехслойной нейронной сетью, при этом первый слой предназначен для записи интервального полинома, представленного в виде двоичного кода, второй слой предназначен для вычисления первых спектральных составляющих по контрольным основаниям, третий слой - для инверсии полученных значений, а четвертый слой - для вычисления корректирующего значения, представленного в полиномиальной системе классов вычетов. 2 ил., 10 табл.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях. Техническим результатом является повышение быстродействия. Устройство содержит блок формирователей частичных остатков по модулю, блок умножителей по модулю и блок сумматоров по модулю. 3 н.п. ф-лы, 3 ил.

Изобретение относится к вычислительной технике, в частности к модулярным нейрокомпьютерным средствам, и предназначено для выполнения операции масштабирования модулярных чисел. Техническим результатом является уменьшение объема оборудования, повышение быстродействия и расширение функциональных возможностей устройства. Устройство содержит входной слой нейронов, на которые подаются остатки масштабируемого числа А по модулям p_i, где i=1, 2, , n, нейронные сети конечного кольца по модулям p_j , нейронные сети конечного кольца по модулям р_k, где модули p_j и р_k являются подмножествами набора модулей р_i, разделенных таким образом, чтобы P_j/P_k 1, где P_j и Р_k - произведения модулей указанных подмножеств, нейронную сеть конечного кольца разности по модулю разности чисел C(A)=P_j-P_k, табличные умножители. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения формирования неполного частного. Устройство содержит (n-k+1) сумматоров, (n-k+1) мультиплексоров, регистр и элемент задержки. 1 ил.

Вычислительное устройство относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигнала и в криптографических приложениях. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения формирования неполного частного. Устройство содержит 2n-2 сумматоров и n-1 мультиплексоров. 1 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления. Техническим результатом является расширение функциональных возможностей устройства. Устройство содержит l дешифраторов (l=]log₂(p-1)/2[, где р - модуль устройства), генератор гармонического сигнала, l управляемых фазовращателей, измеритель фазы гармонического сигнала, группа фазовращателей на фиксированное значение фазы, первый шифратор, первый дешифратор, первый элемент ИЛИ, первая группа элементов ИЛИ, второй элемент ИЛИ, второй шифратор, (l-1) блоков умножения на константу по модулю, l блоков элементов И, второй дешифратор, вторая группа элементов ИЛИ, третий элемент ИЛИ, третий шифратор, сумматор по модулю два, первый блок элементов ИЛИ, второй блок элементов ИЛИ, преобразователь кода числа х в р-х и третий блок элементов ИЛИ. 3 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей. Техническим результатом является повышение быстродействия путем сокращения количества выполняемых операций за счет увеличения основания преобразования числа. Устройство содержит блоки формирования частичных остатков, умножители по модулю, блок распределения коэффициентов, сумматор по модулю. 2 н.п. ф-лы, 2 ил.

Изобретение относится к вычислительной технике и, в частности, к модулярным нейрокомпьютерным средствам и предназначено для выполнения операции умножения двух полиномов по модулю. Техническим результатом является упрощение устройства и сокращение аппаратурных затрат. Указанный результат достигается за счет применения нейросетевого базиса и выполнения операций в полиномиальной системе классов вычетов расширенного поля Галуа GF(2^v). Устройство содержит восемь нейронов в первом слое, причем первые четыре нейрона первого слоя предназначены для приема двоичного кода первого операнда, а вторые четыре нейрона первого слоя предназначены для приема двоичного кода второго операнда, шестнадцать нейронов во втором слое, реализующих операцию И, четыре нейрона в третьем слое, реализующих операцию суммирования по модулю два. 1 ил. 3 табл.

Изобретение относится к вычислительным модулярным нейрокомпьютерным системам. Техническим результатом является расширение функциональных возможностей, повышение скорости деления и уменьшение объема оборудования. Нейронная сеть содержит входной слой нейронов, на входы которых поступают остатки делимого числа по системе модулей, (n-1) нейронных сетей конечного кольца для суммирования, (n-1) нейронных сетей конечного кольца для умножения, нейронную сеть для расширения кортежа числовой системы вычетов, выходом нейронной сети для деления чисел, представленных в системе остаточных классов, являются выходы нейронной сети конечного кольца для умножения и выход нейронной сети для расширения кортежа числовой системы вычетов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Техническим результатом является расширение функциональных возможностей устройства. Устройство содержит (m-1) сумматоров, (m-1) мультиплексоров, m ключей, (m-2) блоков сдвига, инвертор и сумматор по модулю. 1 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления. Техническим результатом является расширение функциональных возможностей устройства за счет выполнения модульной операции умножения и нахождение остатка по модулю от числа. Устройство содержит генератор гармонического сигнала, управляемые фазовращатели, измеритель фазы гармонического сигнала, фазовращатели на фиксированное значение фазы, шифратор, блоки умножения на константу по модулю, блоки элементов И, дешифраторы. 3 ил.

Изобретение относится к вычислительной технике и может быть использовано для выполнения арифметических операций над числами, представленными в непозиционной модулярной системе счисления. Техническим результатом является повышение функциональных возможностей устройства. Устройство содержит N² полных сумматоров, элементов И, где K=N-1, (N-2)(N-1) элементов ИЛИ, управляющих входов. 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в устройствах преобразования чисел из полиномиальной системы классов вычетов в позиционный код. Техническим результатом является повышение быстродействия преобразования и расширение функциональных возможностей устройства за счет обеспечения коррекции ошибки. Устройство содержит сдвиговый регистр, блок синхронизации, блок памяти констант, группу элементов И, позиционный накапливающий сумматор, блок обнаружения ошибки, блок хранения данных, корректирующий сумматор по модулю два. Блок обнаружения ошибки выполнен в виде трехслойной нейронной сети. 1 з.п. ф-лы, 2 ил., 5 табл.

Изобретение относится к вычислительной технике и, в частности, к модулярным нейрокомпьютерным средствам и предназначено для определения ошибок в кодовых конструкциях непозиционного кода полиномиальной системы классов вычетов (ПСКВ), представленных в расширенных полях Галуа GF (2^V). Техническим результатом является снижение аппаратурных затрат на обнаружение и коррекцию ошибок в модулярных кодах ПСКВ. Указанный результат достигается за счет того, что устройство содержит три информационных входа и два контрольных входа, блок вычисления интервального полинома, блок спектрального анализа, постоянное запоминающее устройство, корректирующий сумматор, причем для коррекции результата используется спектральный метод поиска и исправления ошибок, а также нейросетевой базис. 2 ил.