Устройства для программного управления, например блоки управления: ..устройства для выполнения машинных команд, например декодирование команды – G06F 9/30

Изобретение относится к области генерируемого во время выполнения кода. Техническим результатом является кэширование генерируемого во время выполнения кода. Идентифицируется программный объект, который генерирует код, но не изменяет глобальное состояние. Коду, произведенному идентифицированным программным объектом, может быть назначен идентификатор, и код кэшируется в первый раз, когда он выполняется. Последующие выполнения программного объекта могут пропускать генерацию кода и/или трансляцию сгенерированного кода в собственный двоичный код. Генерируемый во время выполнения код и собственный двоичный код могут быть кэшированы в кэш масштаба машины или могут быть добавлены к метаданным сборки, сгенерированной из исходного кода программного объекта. 3 н. и 12 з.п. ф-лы, 6 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении производительности устройства, повышении помехоустойчивости системы и исключении дополнительных задержек при считывании и загрузке данных. Подсистема памяти, связанная с центральным процессором, системным контроллером, внешней памятью и включающая кэш-память, набор буферов данных и инструкций, состоящий из буфера для сохраняемых данных, буфера для обратных записей, буфера для загружаемых данных, причем подсистема памяти содержит дополнительные буферы для сохраняемых данных, при этом кэш-память выполнена двухуровневой, первый уровень которой соединен с центральным процессором, кэш-памятью второго уровня и буфером для обратных записей, а второй уровень соединен с буферами для сохраняемых данных, с буфером для загружаемых данных и буфером для обратных записей, причем буфер для сохраняемых данных, попавших в кэш память второго уровня, содержит биты четности для помехоустойчивого кодирования и имеет связь с буфером для обратных записей. 2 з.п. ф-лы, 1 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении производительности подсистемы памяти, заключающейся в уменьшении задержек получения запрошенных ЦПУ данных, повышении гибкости применения и увеличении пропускной способности шины данных ОЗУ. Устройство буферизации потоков данных, пересылаемых между двумя интерфейсами, представляющими собой шины данных ОЗУ и ЦПУ соответственно, содержащее буфер, выполненный на памяти или регистрах и накапливающий данные для их передачи по запросу со второго интерфейса без обращения за ними в первый, причем устройство содержит дополнительные буферы, тэг-контроллер и выходной мультиплексор, причем тэг-контроллер связан с мультиплексором, буфером, выполненным на памяти или регистрах, и дополнительными буферами для отслеживания актуальности хранящихся в них данных, а входы буферов устройства подключены к ОЗУ. 1 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении надежной передачи промежуточных результатов между составными командами и расширенной командой. В способе выполнения расширенной команды в системе, содержащей таблицу переименования, свободный список и таблицу переименования составной команды, преобразуют расширенную команду во множество отдельно выполняемых составных команд, включающих в себя первую составную команду и вторую составную команду; назначают номер физического регистра, связанный с физическим регистром первой составной команды, с помощью преобразования идентификатора первой составной команды в номер физического регистра в таблице переименования составной команды, причем первая составная команда генерирует промежуточный результат; и связывают назначенный номер физического регистра со второй составной командой, принимающей промежуточный результат. 2 н. и 17 з.п. ф-лы, 3 ил.

Изобретение относится к предсказанию перехода в конвейерных процессорах и, в частности, к системе и способу, предназначенным для независимой очистки двух сегментов одного и того же конвейера в разные моменты времени. Техническим результатом является повышение производительности процессора. Конвейер процессора сегментируют на верхнюю часть, до команд, идущих не в программном порядке, и одну или более нижних частей после верхней части. Верхний конвейер очищают после обнаружения того, что команда перехода была неверно предсказана, минимизируя задержку при выборке команд из целевого адреса верного перехода. Нижние конвейеры могут продолжать выполнение до тех пор, пока не подтвердится команда неверно предсказанного перехода, причем в этот момент времени все незафиксированные команды очищают из нижних конвейеров. Могут быть использованы существующие механизмы исключения очистки конвейера с помощью добавления идентификатора неверно предсказанного перехода, при этом уменьшаются сложность и стоимость аппаратного обеспечения очистки нижних конвейеров. 2 н. и 14 з.п. ф-лы, 2 ил.

Изобретения относятся к процессорам, предназначенным для выполнения операций скалярного произведения. Техническим результатом является повышение производительности процессора. Система для выполнения операции скалярного произведения содержит: первое запоминающее устройство, предназначенное для сохранения инструкции скалярного произведения типа "один поток команд - много потоков данных" (ОКМД); процессор, соединенный с первым запоминающим устройством для выполнения инструкции скалярного произведения ОКМД, в которой инструкции скалярного произведения типа ОКМД содержат индикатор операнда источника, индикатор операнда назначения, по меньшей мере, один индикатор непосредственного значения, при этом индикатор непосредственного значения включает множество битов управления. 4 н. и 24 з.п. ф-лы, 18 ил.

Изобретение относится к области вычислительной техники и управления приоритетами системы. Техническим результатом является улучшение быстродействия системы. Задержка запуска некоторых приложений может иметь результатом улучшение общего быстродействия системы. Приложения, которые должны задерживаться, могут помещаться в контейнерный объект или упаковку так, чтобы они могли прослеживаться, и чтобы другие приложения, зависимые от задержанных приложений, могли обрабатываться надлежащим образом. 3 н. и 17 з.п. ф-лы, 3 ил.

Изобретение относится к устройствам для моделирования поведения предсказания переходов явного вызова подпрограммы. Технический результат заключается в моделировании предсказания переходов вызова подпрограмм, чтобы уменьшить мощность и повысить коэффициент использования конвейерного процессора. Устройство включает в себя первый вход, который конфигурирован для приема адреса команды, и второй вход, конфигурированный для приема предварительно декодированной информации, которая описывает адрес команды, как связанной с неявным вызовом подпрограммы в подпрограмме. В ответ на предварительно декодированную информацию устройство также включает в себя сумматор, сконфигурированный для добавления константы к адресу команды, определяя адрес возврата, что влечет сохранение адреса возврата в ресурс явной подпрограммы, таким образом облегчая последующее предсказание перехода команды вызова возврата. 2 н. и 11 з.п. ф-лы, 1 табл., 7 ил.

Изобретение относится к способу предварительного декодирования инструкций переменной длины, например, чтобы идентифицировать неопределенные инструкции. Техническим результатом является увеличение быстродействия. Способ включает: идентификацию свойства первой инструкции, причем свойство отлично от других свойств, закодированных в первом наборе битов предварительного декодирования, для которых все доступные кодирования определены либо зарезервированы; кодирование первой инструкции во втором формате, имеющем отличную длину от первого формата, включая часть первой инструкции и первый набор битов предварительного декодирования, причем второй формат содержит часть второй инструкции и второй набор битов предварительного декодирования, кодирование второго набора битов предварительного декодирования с использованием одного из доступных кодирований. 2 н. и 15 з.п. ф-лы, 4 ил.

Изобретения относятся к процессорам. Техническим результатом является повышение производительности. Способ управления системой блоков теневых регистров содержит этапы: выделяют первой процедуре один или более многопортовых регистров из блока физических регистров, которому соответствует часть логического стека регистров, сохраняют данные, ассоциативно связанные с первой процедурой, в выделенных многопортовых регистрах; выборочно сохраняют данные, ассоциативно связанные с первой процедурой, из одного или более многопортовых регистров в один или более регистров первого блока теневых регистров системы блоков теневых регистров, причем один или более регистров имеет независимые порты чтения/записи данных, и освобождают соответствующие выделенные многопортовые регистры для выделения второй процедуре; сохраняют данные, ассоциативно связанные с первой процедурой из первого блока теневых регистров во второй блок теневых регистров; сохраняют по меньшей мере часть данных, ассоциативно связанных с первой процедурой, из конкретного регистра второго блока теневых регистров в поддерживающее запоминающее устройство, и впоследствии извлекают упомянутую часть данных, ассоциативно связанных с первой процедурой, из поддерживающего запоминающего устройства в конкретный регистр второго блока теневых регистров; извлекают данные из второго блока теневых регистров в один или более регистров первого блока теневых регистров; и до продолжения приведения в исполнение первой процедуры, восстанавливают данные, ассоциативно связанные с первой процедурой, из одного или более регистров в один или более многопортовых регистров, и повторно выделяют один или более многопортовых регистров первой процедуре. 2 н. и 13 з.п. ф-лы, 5 ил.

Изобретение относится к способу обеспечения синхронного предварительного декодирования строки команд. Техническим результатом является обеспечение восстановления при повторной синхронизации за счет снижения ошибок синхронизации механизма предварительного декодирования строки команд. Способ включает в себя определение гранулы, которая равна команде наименьшей длины в наборе команд, и определение числа гранул, которые составляют команду с наибольшей длиной в наборе команд как МАХ. Дополнительно включает в себя определение конца сегмента внедренных данных, когда программа компилируется или ассемблируется в строку команд, и вставку заполнения длиной МАХ-1 в строку команд в конец внедренных данных. При предварительном декодировании заполненной строки команд устройство предварительного декодирования поддерживает синхронизацию с командами в заполненной строке команд, даже если внедренные данные случайно кодируются, являясь похожими с существующей командой в наборе команд переменной длины. Устройство реализует указанный способ. 5 н. и 15 з.п. ф-лы, 11 ил.

Изобретение относится к процессорам с конвейерной архитектурой. Техническим результатом является улучшение производительности процессора. Способ коррекции неправильно предварительно декодированной инструкции, содержащий этапы, на которых обнаруживают ошибку предварительного декодирования и вызывают процедуру коррекции ветвления с целевым адресом неправильно предварительно декодированной инструкции в ответ на обнаружение упомянутой ошибки, при этом упомянутую предварительно декодированную инструкцию оценивают как инструкцию, соответствующую неправильно предсказанному ветвлению. 7 н. и 15 з.п. ф-лы, 3 ил., 1 табл.

Изобретение относится к вычислительной технике и может найти применение в системах обработки сигналов. Техническим результатом является расширение функциональных возможностей устройства за счет обработки сигналов и изображений при работе с вещественной арифметикой. Устройство содержит буфер инструкций, блок управления памятью, кэш-память второго уровня, целочисленное арифметико-логическое устройство (АЛУ), блок вещественной арифметики и системный контроллер. 3 з.п. ф-лы, 4 ил.

Изобретение относится к вычислительной технике, в частности к z-архитектуре вычислительной системы. Техническим результатом является расширение данной области техники за счет дополнения новых команд или инструкций, которые могут быть включены в компьютеры данной архитектуры, а также могут эмулироваться для использования в системах с другой архитектурой. Способ заключается в следующем: выбирают из памяти команду генерации дайджеста сообщения, в ответ на выборку из памяти команды генерации дайджеста сообщения на основе предварительно заданного кода функции определяют подлежащую выполнению операцию генерации дайджеста сообщения, причем предварительно заданный код функции определяет операцию вычисления дайджеста сообщения или операцию запроса функции, если определенная подлежащая выполнению операция генерации дайджеста сообщения является операцией вычисления дайджеста сообщения, в отношении операнда выполняют операцию вычисления дайджеста сообщения, содержащую алгоритм хэширования, если определенная подлежащая выполнению операция генерации дайджеста сообщения является операцией запроса функции, в блоке параметров сохраняют биты слова состояния, соответствующие одному или нескольким кодам функции, установленным в процессоре. 3 н. и 11 з.п. ф-лы, 18 ил.

Изобретение относится к цифровым сигнальным процессорам с конфигурируемыми блоками умножения-накопления (БУН) и арифметико-логическими устройствами (АЛУ). Техническим результатом является увеличение быстродействия устройства и обеспечение гибкости для одновременного выполнения операций различных типов. Устройство содержит первый БУН, для приема и перемножения первого и второго операндов, сохранения полученного результата в первом промежуточном регистре, суммирования его с третьим операндом, второй БУН, для приема и перемножения четвертого и пятого операндов, сохранения полученного результата во втором промежуточном регистре, суммирования шестого операнда или с сохраненным вторым промежуточным результатом, или с суммой сохраненных первого и второго промежуточных результатов, причем БУНы реагируют на процессорные инструкции для динамической реконфигурации между первой конфигурацией, в которой работают первый и второй БУНы в качестве двух независимых, и второй конфигурацией, в которой работают первый и второй БУНы в качестве соединенных БУНов. 4 н. и 17 з.п. ф-лы, 9 ил., 1 табл.

Изобретение относится к средствам обеспечения архитектуры вычислительной системы. Техническим результатом является расширение функциональных возможностей вычислительных систем с обеспечением новых дополнительных команд или инструкций с возможностью эмуляции другими архитектурами. В заявке описаны способ, система и компьютерный программный продукт для вычисления кода аутентификации данных, хранящихся в памяти вычислительной среды. Посредством команды задается единица памяти, для которой требуется вычислить код аутентификации. В процессе вычислительной операции процессор определяет один из методов шифрования, который подлежит применению при вычислении кода аутентификации. 2 н. и 8 з.п. ф-лы, 15 ил.

Изобретение относится к области микропроцессоров и компьютерных систем. Технический результат изобретения заключается в улучшении характеристик процессора и повышении его производительности. Технический результат достигается за счет того, что согласно инструкции тасования принимают первый операнд, содержащий набор из L элементов данных, и второй операнд, содержащий набор из L масок тасования, причем каждая из масок тасования включает в себя поле «сброс в нуль» и поле выбора, для каждой маски тасования если поле «сброс в нуль» маски тасования не установлено, то перемещают данные, указанные полем выбора маски тасования, из элемента данных первого операнда в ассоциированный элемент данных результата, и если поле «сброс в нуль» маски тасования установлено, то помещают нуль в ассоциированный элемент данных результата. 8 н. и 46 з.п. ф-лы, 16 ил.

Изобретение относится к сетевым коммуникациям и, в частности, к встраиваемым в приложения средствам управления для осуществления обмена по сетям. Техническим результатом является собственно создание более гибких расширяемых и адаптируемых программных коммуникационных средств управления (компонентов программы) для обработки коммуникаций (связи, обмена) между устройствами, достигаемый за счет того, что расширяемое коммуникационное средство управления используется для поддерживания связи между вычислительным устройством и удаленным устройством связи. В вычислительной программе, адаптированной для использования расширяемых коммуникационных средств управления, отыскивается информация о контактирующей стороне, из найденной информации контакта определяется, какие типы транзакций могут использоваться для связи с контактирующей стороной на удаленном устройстве связи. Как только из информации контактирующей стороны определяется функция для установления связи, по адресу связи посылается запрос установления связи, ассоциированный с такой функцией. После принятия, расширяемое коммуникационное средство управления начинает осуществление связи с удаленным коммуникационным устройством. 3 н. и 32 з.п. ф-лы, 11 ил.