Устройства, в которых вычислительные операции выполняются путем изменения электрических или магнитных величин: ..для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин – G06G 7/25

Изобретение предназначено для воспроизведения бесповторных функций бесконечнозначной логики и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является обеспечение реализации любой из функций вида ext₁(x₁ , ext₂(x₂, ext₃(x₃ , ext₄(x₄, x₅)))),где x₁, , х₅ - входные аналоговые сигналы; ext_m =maxлибо ext_m=min , при максимальном времени задержки распространения сигнала, равном времени задержки релятора. Устройство содержит десять реляторов (1₁, , 10₁₀), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (4₁ и 4₂). 2 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является обеспечение воспроизведения двойственных операций выделения минимального и максимального либо двойственных операций выделения супраминимального и субмаксимального их четырех входных аналоговых сигналов. Устройство содержит два сортировщика (1₁, 1₂), два элемента МАХ (2₁ , 2₂) и два элемента MIN (3₁, 3₂ ), причем каждый сортировщик содержит компаратор (4), элемент исключающее или (5) и два переключателя (6₁, 6 ₂). 1 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является обеспечение воспроизведения любой из операций «запрет минимального и максимального значений информационного сигнала», «запрет срединных значений информационного сигнала». Устройство содержит n реляторов (1₁ , ,1_n), каждый из которых содержит компаратор (2), подсоединенный выходом к управляющему входу двух ключей (3₁ 3₂) в последнем реляторе и управляющему входу четырех ключей (3₁ 3₂, 3₃ , 3₄) во всех реляторах, кроме последнего. 2 ил.

Изобретение предназначено для воспроизведения функций непрерывной логики и может быть использовано в системах вычислительной техники как средство логической обработки континуальных данных. Техническим результатом является обеспечение воспроизведения произвольной непрерывно-логической функции, принимающей значение одного из n своих аргументов - входных аналоговых сигналов. Устройство содержит позиционные идентификаторы, сгруппированные в n-1 групп так, что k-я группа содержит k! позиционных идентификаторов, каждый из которых содержит k компараторов и k переключателей. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей адресного идентификатора за счет обеспечения выполнения адресной идентификации минимального, медианного или максимального из трех входных аналоговых сигналов. Устройство содержит три компаратора, пять переключателей, пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др. Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей. Реляторный модуль предназначен для выбора минимального, медианного или максимального из трех входных аналоговых сигналов и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Реляторный модуль содержит пять реляторов (1₁, , 1₅), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (4₁ и 4₂). 1 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Технический результат - уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа. Амплитудный фильтр предназначен для выполнения режекторной либо селекторной фильтрации уровней аналогового сигнала и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Амплитудный фильтр содержит два дифференциальных компаратора (1₁ , 1₂), три ключа (2₁, 2₂, 2 ₃) и булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3). 3 ил.

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров. Техническим результатом является расширение функциональных возможностей за счет обеспечения реализации произвольной k-значной логической функции, зависящей от двух аргументов - входных k-уровневых сигналов. Для достижения указанного технического результата предлагается аналоговый мультиплексор, предназначенный для воспроизведения функций многозначной логики, и который может быть использован в системах вычислительной техники как средство обработки многозначных данных, содержащий k+1 функциональных преобразователей (1 ₁, , U_k+1), каждый из которых содержит k-1 компараторов (2₁ , 2_k-1) и k-1 аналоговых переключателей (3 ₁, , 3_k-1); за счет указанных функциональных преобразователей и особой схемы их соединения обеспечена реализация произвольной k-значной логической функции, зависящей от двух аргументов - входных k-уровневых сигналов. 2 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия. Реляторный модуль предназначен для выбора минимального, медианного или максимального из трех входных аналоговых сигналов и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Реляторный модуль содержит четыре релятора (1₁, , 1₄), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (4₁ и 4₂). 1 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из функций вида ext ₁(x₁, ext₂(x₂, ext ₃(x₃, x₄))), где x₁, x ₂, x₃, x₄ - входные аналоговые сигналы; ext_m=max либо ext_m=min, при сохранении быстродействия. Реляторный модуль предназначен для воспроизведения бесповторных функций бесконечнозначной логики и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Реляторный модуль содержит шесть реляторов (1₁, , 1₆), каждый из которых содержит компаратор (2), элемент исключающее или (3), замыкающий и размыкающий ключи (4₁ и 4₂). За счет указанных реляторов обеспечена реализация любой из функций вида ext₁(x ₁ext₂(x₂, ext₃(x₃ , x₄))), где x₁, x₂, x₃ , x₄ - входные аналоговые сигналы; ext_m =max либо ext_m=min ( ), при максимальном времени задержки распространения сигнала, равном времени задержки релятора. 1 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов. Техническим результатом является реализация любой из бесповторных функций min(x₁,x ₂,x₃), min(x₁,max(х₂,х ₃)), max(х₁,min(х₂,x₃)), max(х₁,x₂,х₃). Устройство содержит три релятора, каждый из которых содержит дифференциальный компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи. 2 ил., 1 табл.

Интервальный идентификатор предназначен для идентификации принадлежности аналогового сигнала интервалу, ограниченному опорными напряжениями, и может быть использован в аналоговых вычислительных машинах, процессорах, средствах автоматического регулирования и управления. Техническим результатом является повышение нагрузочной способности устройства. Интервальный идентификатор содержит два компаратора и два аналоговых переключателя. 1 ил.

Адресный идентификатор предназначен для определения адреса наименьшего или наибольшего из n аналоговых сигналов и может быть использован в аналоговых вычислительных машинах, процессорах, средствах автоматического регулирования и управления. Техническим результатом является сокращение аппаратурного состава устройства и упрощение его настройки. Устройство содержит n компараторов, n элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр, n размыкающих ключей, элемент И. 1 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является расширение функциональных возможностей за счет обеспечения выполнения селекции из n+1 аналоговых сигналов x₁,..., x_n+1 сигнала x^(r) любого заданного ранга r {1,..., n+1}(x⁽¹⁾=min(x ₁,..., x_n+1),..., x ⁽ⁿ⁺¹⁾=max(x₁,..., x _n+1)). Устройство содержит n дифференциальных компараторов, 2n+1 элементов И, 4n+3 ключей, n+1 резисторов и n+1 RS-триггеров. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения совместного преобразования несортированного последовательного набора n+1 аналоговых сигналов x ₁,..., x_n+1 в их сортированный по их ранговым признакам параллельный набор и преобразование несортированного параллельного набора n+1 аналоговых сигналов z ₁,..., z_n+1 (z_i <x_j; i,j {1,..., n+1}) в их сортированный по их ранговым признакам последовательный набор. Устройство состоит из n+1 реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ, булевый инвертор. 2 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение быстродействия устройства. Устройство содержит n реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, два элемента бесконечнозначной логики, воспроизводящие соответственно операции «MIN» и «МАХ», булевый инвертор. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является упрощение управления устройства за счет обеспечения сортировки n+1 аналоговых сигналов по их ранговым признакам с помощью меньшего количества периодов импульсного управляющего сигнала. Устройство содержит n реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ, булевый инвертор. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение точности устройства. Устройство содержит n реляторов, каждый из которых состоит из замыкающего и размыкающего ключа, двух устройств выборки/хранения, элемента «MIN», элемента «МАХ», булевого инвертора. 3 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение входной структуры и расширение функциональных возможностей за счет соответственно уменьшения количества информационных входов в n+1 раз и обеспечения совместного выделения n+1 отсортированных аналоговых сигналов. Устройство содержит n реляторов, каждый из которых содержит замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор. 2 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r {1,...,n+1} с помощью меньшего количества периодов импульсного сигнала настройки. Устройство содержит n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент "MIN", элемент "МАХ" и булевый инвертор. 2 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения совместного выделения m отсортированных аналоговых сигналов. Устройство содержит m-1 реляторов, каждый из которых содержит первый и второй ключи, четыре устройства выборки/хранения, элемент МАХ, элемент MIN и булевый инвертор, а первый регулятор дополнительно содержит третий и четвертый ключи. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение настройки за счет обеспечения ее реализации с помощью двух управляющих сигналов. Устройство содержит булевый инвертор, n замыкающих и n размыкающих ключей, 2n устройств выборки/хранения и 2 группы логических ячеек, каждая из которых содержит элемент «MIN» и элемент «МАХ», при этом при четном n - количество ячеек первой группы k=0,5n-1, количество ячеек второй группы g=0,5n; при нечетном n-k=0,5(n-1), g=0,5(n-1). 3 ил., 1 табл.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение настройки за счет обеспечения сортировки пяти аналоговых сигналов по их ранговым признакам с помощью меньшего количества периодов импульсного сигнала настройки. Устройство содержит два релятора, каждый из которых содержит замыкающие и размыкающие ключи, пять устройств выборки/хранения, булевый инвертор, два элемента «MIN», два элемента «МАХ». 2 ил.

Изобретение относится к области аналоговой вычислительной техники, автоматики и систем управления. Техническим результатом является расширение функциональных, вычислительных, алгоритмических, адаптационных и комбинаторных возможностей за счет введения в релятор операции блокировки (запрета прохождения сигнала). Устройство содержит три компаратора, аналоговый коммутатор со входом блокировки и двумя группами аналоговых ключей, каждая из которых имеет четыре входа и один выход. 5 ил.

Изобретение относится к аналоговой вычислительной технике, автоматике систем управления и коммутирования и может быть использовано для преобразования структуры данных, представленных в виде кортежей аналоговых сигналов, для реализаций различных перегруппировок информации, для построения коммутационных процессоров. Техническим результатом является расширение функциональных возможностей за счет реализации полного набора всех переадресаций (перестановок) на выходные шины компонент x₁, x₂,... x _n входного кортежа. Аналоговый коммутатор содержит n-1 вертикальных групп коммутационных реляторов, первая, вторая,..., (n-2)-я, (n-1) группы которого содержат соответственно один, два,..., n-2, n-1 реляторов с двумя компараторными входами, с первым и вторым переключательными входами и выходами, в каждом реляторе на первый и второй компараторные входы поданы напряжения U_ij, входную и выходную n проводные шины. При этом полный набор n!=1·2·3·...·n перестановок компонент x_k(k=1,2,...,n) входного кортежа (х ₁,...,x_n) осуществляется через соответствующие изменения полярности подаваемых на компараторные входы реляторов напряжений U_ij. 3 ил., 1 табл.

Изобретение относится к реляторной вычислительной и коммутационной технике и может быть использовано в аналоговых вычислительных машинах и коммутационных процессорах. Техническим результатом является расширение функциональных возможностей за счет введения адресной идентификации заданного набора выходных аналоговых сигналов x₁, x₂,... х_k,... x_n . Устройство содержит n-1 вертикальных групп коммутационных реляторов, первая, вторая,..., (n-2)-я, (n-1)-я группы содержат соответственно один, два,... , n-2, n-1 реляторов с двумя компараторными входами, с первым и вторым переключательными входами и выходами, первый и второй компараторные входы соединены соответственно с его вторым и первым переключательными входами, n входных и n выходных проводных шин. При этом информация об адресной идентификации представлена логическими уровнями сигналов I_ij {0,1} на компараторных выходах всех реляторов, образующих параллельный код. 3 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения раздельной идентификации ситуаций x₁ <х<x₂ и х=x₁, х=x₂ (х и x₁<x₂ есть аналоговые сигналы (напряжения)). Устройство содержит два дифференциальных усилителя, замыкающие и размыкающие ключи, три резистора. 1 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение точности при сохранении функциональных возможностей. Устройство содержит n реляторов, каждый из которых состоит из четырех замыкающих и четырех размыкающих ключей, четырех устройств выборки/хранения, дифференциального компаратора, булевого инвертора и булевого элемента “исключающее ИЛИ”. 3 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является упрощение структуры за счет уменьшения в два раза количества входов и выходов в каждом реляторе. Устройство содержит n+1 релятор, каждый из которых состоит из двух устройств выборки/хранения, булевого инвертора, элемента “MIN” и элемента “МАХ”. 2 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r{1,...n+1} с помощью меньшего количества периодов импульсного сигнала настройки. Устройство содержит n+1 релятор, каждый из которых состоит из замыкающего и размыкающего ключа, двух устройств выборки/хранения, элементов “MIN” и “МАХ”, булевого инвертора. 3 ил., 1 табл.