Компьютерные системы, основанные на биологических моделях: ..архитектура, например топология соединений – G06N 3/04

Изобретение относится к вычислительной технике и может быть использовано в качестве функционального блока для построения высоконадежных нейросетевых систем защиты информации на основе эллиптических кривых, функционирующих в системе остаточных классов. Техническим результатом является уменьшение аппаратной сложности и повышение скорости определения координат точек на эллиптической кривой, которые используются в системе защиты информации. Для этого нейронная сеть для определения координат точек на эллиптической кривой содержит конвейерную нейронную сеть конечного кольца для нахождения остаточного представления абсциссы точек на эллиптической кривой, два модульных умножителя и нейронную сеть конечного кольца для вычисления заданного уравнения эллиптической кривой, два постоянных запоминающих устройства для хранения заранее вычисленных параметров эллиптической кривой в системе остаточных классов, блок извлечения квадратного корня в конечном поле для нахождения ординат точек на эллиптической кривой в системе остаточных классов. 5 ил.

Устройство относится к вычислительной технике для контроля и исправления ошибки при передаче информации и для проведения арифметических операций в расширенных полях Галуа GF(2^v ). Техническим результатом является снижение схемных затрат. Устройство содержит регистр, сумматор и блок вычисления синдрома ошибки, который является трехслойной нейронной сетью, содержащей нейроны, образующие первый, второй и третий слой нейронов. 1 з.п. ф-лы, 5 табл., 2 ил.

Изобретение относится к нейронной сети с пороговой (k, t) структурой для преобразования остаточного кода в двоичный позиционный код, которая является схемой восстановления позиционного числа по сокращенной системе модулей остаточных классов независимо от того, что часть модулей искажена и они отбрасываются либо часть модулей просто игнорируется. Техническим результатом является расширение функциональных возможностей преобразователя остаточного кода в двоичный позиционный код. Для этого нейронная сеть с пороговой (k, t) структурой для преобразования остаточного кода в двоичный позиционный код содержит входной слой нейронов, n - нейронных сетей конечного кольца для преобразования остаточного кода в код обобщенной позиционной системы счисления, n - постоянных запоминающих устройств для хранения двоичных эквивалентов коэффициентов обобщенной позиционной системы счисления, параллельный сумматор, постоянное запоминающее устройство формирования весовых коэффициентов для выбора необходимой конфигурации нейронных сетей конечного кольца и постоянное запоминающее устройство для формирования поправки выходного двоичного кода. 1 ил.

Изобретение относится к вычислительной технике, в частности к модулярным нейрокомпьютерным средствам, и предназначено для выполнения операции масштабирования модулярных чисел. Техническим результатом является уменьшение объема оборудования, повышение быстродействия и расширение функциональных возможностей устройства. Устройство содержит входной слой нейронов, на которые подаются остатки масштабируемого числа А по модулям p_i, где i=1, 2, , n, нейронные сети конечного кольца по модулям p_j , нейронные сети конечного кольца по модулям р_k, где модули p_j и р_k являются подмножествами набора модулей р_i, разделенных таким образом, чтобы P_j/P_k 1, где P_j и Р_k - произведения модулей указанных подмножеств, нейронную сеть конечного кольца разности по модулю разности чисел C(A)=P_j-P_k, табличные умножители. 1 ил.

Изобретение относится к нейронным сетям для преобразования остаточного кода в двоичный позиционный код является базовой схемой восстановления позиционного числа по его остаткам. Техническим результатом является сокращение оборудования. Для этого нейронная сеть для преобразования остаточного кода в двоичный позиционный код содержит входной слой нейронов, n-нейронных сетей конечного кольца для преобразования остаточного кода в код обобщенной позиционной системы счисления, n-постоянных запоминающих устройств для хранения двоичных эквивалентов коэффициентов обобщенной позиционной системы счисления и параллельный сумматор. 1 ил.

Изобретение относится к конвейерным нейронным сетям конечного кольца. Техническим результатом является сокращение аппаратных затрат преобразователя двоичного кода в код системы остаточных классов. Для этого конвейерная нейронная сеть конечного кольца содержит мультиплексор, просмотровую таблицу (память), где хранятся предварительно вычисленные значения формата с весовым коэффициентом w=2⁰, демультиплексор, умножители на константы 2^j и суммирующую нейронную сеть конечного кольца. 3 ил.

Изобретение относится к вычислительной технике. Техническим результатом является увеличение функциональных возможностей, снижение аппаратных затрат и повышение быстродействия устройств, реализующих логические функции. Нейроматрица содержит блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блоки ячеек коммутации, выполненных в виде однородной среды, и коммутатор. Определенная настройка блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ задает линейные преобразования входного двоичного сигнала. Линеаризованный выходной сигнал далее поступает на входы управления блоков ячеек коммутации. Соответствующей настройкой однородной среды на выходе нейроматрицы реализуется произвольная заданная логическая функция. 6 ил.

Изобретение относится к нейрокомпьютерной технике и предназначено для классификации классов чисел по заданному модулю р. Техническим результатом является расширение возможностей известной нейронной сети для классификации вычетов. Для этого нейронная сеть содержит входной слой, скрытый слой, к которому рекурсивно попарно подсоединен входной слой, и выходной слой. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения модулярных нейрокомпьютеров. Техническим результатом является уменьшение аппаратурной сложности, расширение функциональных возможностей и повышение скорости коррекции ошибок. Для этого в устройство введен блок обнаружения ошибок, блок реконфигурации и локализации ошибок, блок исправления ошибок, блок нейронной сети конечного кольца формирования цифр в представлении обобщенной позиционной системы. 1 ил.

Заявленное изобретение относится к вычислительной техники и, в частности, к модулярным нейрокомпьютерным средствам. Техническим результатом является уменьшение объема оборудования, повышение скорости округления чисел и расширения функциональных возможностей. Для этого заявленная сеть содержит входной слой нейронов, нейронную сеть конечного кольца определения ранга числа, нейронную сеть конечного кольца вычисления остатка по основанию n+1, n-нейронные сети конечного кольца вычисления масштабированного числа, нейронную сеть вычисления разности чисел между входными остатками и остатком по основанию. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерах. Техническим результатом является сокращение количества оборудования и повышение скорости определения ранга числа. Для этого нейронная сеть содержит взаимосвязанные между собой входной слой нейронов и нейронную сеть конечного кольца. 1 ил.

Заявленное изобретение относится к вычислительной технике, в частности к модулярным нейрокомпьютерным средствам, и предназначено для вычисления коэффициентов обобщенной полиадической системы счисления (ОПС), представленных в расширенных полях Галуа GF(2 ^v). Техническим результатом является уменьшение объема оборудования и повышение скорости вычисления коэффициентов ОПС. Для этого нейронная сеть содержит первый входной слой нейронов, и второй слой нейронов, каждый из которых содержит 15 нейронов, взаимосвязанных между собой. 4 табл., 1 ил.

Изобретение относится к вычислительной технике и может быть использована в модулярных нейрокомпьютерах для быстрого восстановления остаточных чисел, закодированных в полиадической системе счисления (ОПСС). Техническим результатом является повышение быстродействия перевода чисел из ОПСС в систему остаточных классов (СОК), а также сокращение оборудования. Для этого нейронная сеть содержит входной слой и нейронные сети конечного кольца. 1 ил.

Заявленное изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерах. Техническим результатом является повышение скорости преобразования, уменьшение объема оборудования и расширение функциональных возможностей устройства, а именно, определение: абсолютных величин числа, переполнения машинного диапазона, определения знака числа и сравнение чисел. Для этого сеть содержит три нейронные сети конечного кольца (НСКК), первая нейронная сеть осуществляет операцию сложения разрядов чисел, вторая нейронная сеть осуществляет операцию умножения, а третья нейронная сеть осуществляет определение позиционных характеристик непозиционного входного кода. 1 ил.

Заявленное изобретение относится к вычислительной технике и может быть использовано для кодирования данных в модулярных нейрокомпьютерах. Техническим результатом является упрощение устройства и повышение быстродействия. Для этого сеть содержит входной слой нейронов, нейронные сети конечного кольца для формирования усеченной треугольной матрицы, нейронные сети конечного кольца для выполнения модульного суммирования и нейронную сеть конечного кольца для выполнения финального шага вычисления вычета по дополнительно расширяемому модулю. 1 табл., 1 ил.

Заявленное изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах. Техническим результатом является повышение скорости коррекции ошибок в избыточном модулярном коде. Для этого заявленная сеть содержит нейронную сеть конечного кольца, нейронную сеть Хопфилда, демультиплексор и мультиплексор. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении систем обработки дискретной информации. Техническим результатом является ускорение вычислительного процесса за счет разнесения операций по коммутации встречных информационных потоков между пулами командных пакетов и операционными блоками, а также буферизации представленной в виде пакетов информации во входных и выходных цепях пулов командных пакетов. Этот результат достигается за счет того, что устройство содержит локальные пулы командных пакетов, состоящие из блоков оперативной памяти и памяти готовности данных с логическими схемами готовности данных, параллельные шины памяти, первый координатный коммутатор, векторные регистры, блок буферной памяти векторных команд, векторный операционный блок, скалярные операционные блоки, блоки ввода, блоки вывода данных, второй координатный коммутатор, входные и выходные стеки по числу локальных пулов командных пакетов. 1 ил.