Цифровые запоминающие устройства, в которых информация, состоящая из нескольких частей, записывается и считывается путем выбора одной или нескольких таких частей, т.е. устройства ассоциативной памяти – G11C 15/00

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет совмещения шагов операций поиска по образцу и замены строки на основе однородной запоминающей матрицы и выполнении динамической реконфигурации структуры данных из одномерного в двумерный вид и обратно. Способ параллельного поиска и замены строки, в котором к аппаратно реализуемым шагам параллельного сравнения элементов входной строки-образца с элементами строк матрицы и сдвига влево, необходимых для операции параллельного поиска по образцу, дополнительно производят аппаратно реализуемые шаги замещения, вставки элементов строки-модификатора и удаления элементов из строки матрицы, необходимые для операции замены строк, при этом, для шагов операций поиска и замены строк выполняются динамическая реконфигурация структуры данных из одномерного в двумерный вид и обратно и динамическое выделение рабочей части матрицы с помощью маски строк. 2 н.п. ф-лы, 6 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в осуществлении с высокой скоростью контроля по четности вводимых и хранящихся данных. Параллельная ассоциативная память для одновременного поиска по всем адресам и определения того, хранятся ли в памяти те же данные, что и введенные данные, содержащая средство генерации четности для генерации бита четности n-разрядных данных, вводимых во время записи и во время поиска, и множество мест памяти, которое соответствует множеству адресов, причем каждое из указанных мест памяти содержит: n запоминающих ячеек ассоциативной памяти для хранения n-разрядных данных; ячейку хранения четности для хранения бита четности; средство контроля по четности для определения того, совпадают ли бит четности, сгенерированный указанным средством генерации четности во время поиска, и бит четности, хранящийся в ячейке хранения четности, и для активации сигнала совпадения по четности в случае их совпадения; схему обнаружения совпадения слов, предназначенную для активации сигнала совпадения слов данных в случае совпадения n-разрядных данных; и средство подтверждения совпадения по четности; причем параллельная ассоциативная память дополнительно содержит средство обнаружения ошибки четности. 1 з.п. ф-лы, 13 ил.

Изобретение относится к области вычислительной техники, может быть использовано в высокопроизводительных системах обработки разнородной информации, в интеллектуальных системах обработки знаний, в информационно-поисковых и экспертных системах, в системах, ориентированных на решение задач обработки цифровых потоков (вхождение в синхронизм, поиск маркеров и т.д.) и позволяет расширить область применения операции поиска начал вхождений за счет использования ассоциативных принципов организации поиска по значимым позициям (разрядам) образца. Технический результат заключается в расширении функциональных возможностей операции поиска начал вхождений за счет исключения из поиска не значимых позиций (разрядов) образца путем маскирования разрядных срезов (столбцов) ассоциативной запоминающей матрицы. При реализации технического решения для маскированного поиска всех начал вхождений образца расширены функциональные возможности операции поиска начал вхождений за счет обеспечения маскирования разрядных срезов (столбцов) ассоциативной запоминающей матрицы при выполнении ассоциативного маскированного поиска. 6 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в уменьшении потребления электроэнергии контекстно-адресуемой памятью. Способ уменьшения энергопотребления в N-мерной контекстно-адресуемой памяти, предназначенной для поиска элемента данных по значению, имеющей матрицу ячеек, каждая из которых состоит из N-го числа регистров памяти, ключей, схем сравнения, объединенных в группы с различным числом ячеек в группе. Электропитанием обеспечивают только группу из N-мерных ячеек, при условии совпадения искомого данного с хранящимся данным, в остальных группах блоки сравнения и схемы суммирования обесточивают ключом. 2 з.п. ф-лы, 7 ил.

Изобретение относится к архитектуре памяти и, более конкретно, к способам и системам для ассоциативной памяти (САМ). Техническим результатом является уменьшение паразитной емкости за счет уменьшения физической площади массива и/или емкости памяти. Ассоциативная память содержит: первую ячейку САМ, имеющую первую схему хранения и первую схему сравнения; и вторую ячейку САМ, имеющую вторую схему хранения и вторую схему сравнения, причем первая ячейка САМ и вторая ячейка САМ расположены, по существу, в прямоугольной области, причем первая и вторая схемы хранения расположены в стек вертикально и являются смежными друг с другом и причем первая и вторая схемы сравнения разделены первой и второй схемами хранения и каждая расположены на соответственных внешних краях, по существу, прямоугольной области. 3 н. и 25 з.п. ф-лы, 13 ил.

Изобретение относится к блокам ассоциативной памяти. Техническим результатом является уменьшение потребляемой мощности. Схема ассоциативной памяти содержит множество линий совпадения более низкого уровня, множество линий совпадения более высокого уровня и схему восстановления линий совпадения. Линии совпадения более низкого уровня конфигурируются, чтобы восстанавливаться в состояние, предшествующее определению, во время периода, предшествующего определению. Линии совпадения более высокого уровня конфигурируются, чтобы фиксировать состояние оценки соответствующих групп из одной или более линий совпадения более низкого уровня во время периода оценки и восстанавливаться в состояние, предшествующее определению, во время периода, предшествующего определению; схема восстановления линий совпадения конфигурируется так, чтобы предотвратить восстановление по меньшей мере одной из линий совпадения более низкого уровня в состояние, предшествующее определению, в ответ на соответствующую информацию разрешения, например, один или более битов, указывающих, должны ли быть использованы результаты поиска линии совпадения. 3 н. и 17 з.п. ф-лы, 5 ил.

Изобретение относится к электронным схемам, а более конкретно к ассоциативным запоминающим устройствам. Техническим результатом является достижение высокой производительности при небольшом энергопотреблении. Смешанное последовательно-параллельное ассоциативное запоминающее устройство (АЗУ) включает в себя последовательные и параллельные ячейки АЗУ, организованные во множество (N) столбцов и множество (М) строк. Каждая строка включает в себя по меньшей мере одну последовательную ячейку АЗУ и по меньшей мере две параллельные ячейки АЗУ. Поиск по М строкам проводится параллельно. Для каждой строки поиск по последовательным ячейкам АЗУ проводится последовательно, а поиск по параллельным ячейкам выборочно проводится параллельно. АЗУ дополнительно включает в себя формирователь, который формирует N линии поиска для N столбцов ячеек АЗУ, по одной линии поиска на каждый столбец. Формирователь устанавливает линии поиска в N-битное значение для поиска в АЗУ. Перед каждой операцией поиска формирователь предустанавливает по меньшей мере одну линию поиска для по меньшей мере одного столбца последовательных ячеек АЗУ с тем, чтобы предварительно зарядить линию совпадения для каждой строки. 4 н. и 20 з.п. ф-лы, 8 ил.

Изобретение относится к области вычислительной техники и может быть использовано для реализации ассоциативной памяти в микропроцессорных системах и ассоциативных процессорах. Техническим результатом является уменьшение потребляемой мощности. Ячейка памяти ассоциативного запоминающего устройства содержит два КМДП инвертора, два адресных транзистора, четыре транзистора записи, два выходных транзистора, транзистор считывания и транзистор опроса. КМДП инверторы включены между шиной питания и шиной земли. Выход первого КМДП инвертора подключен к входу второго инвертора, к затвору второго выходного транзистора и через первый адресный транзистор соединен с первым узлом записи. Выход второго КМДП инвертора подключен к входу первого инвертора, к затвору первого выходного транзистора и через второй адресный транзистор соединен со вторым узлом записи. Первый и третий транзисторы записи включены между первым узлом записи и соответственно шиной питания и шиной земли. Второй и четвертый транзисторы записи включены между вторым узлом записи и соответственно шиной питания и шиной земли. Затворы первого и четвертого транзисторов записи подключены к прямой шине данных, а затворы второго и третьего транзисторов записи подключены к дополняющей шине данных, затворы адресных транзисторов подключены к адресной шине. 1 ил.

Изобретение относится к процессорам, в частности к способу уменьшения потребления энергии при кэшировании данных с отложенной записью путем проверки модифицируемого бита (GMI), указывающего, содержит ли какой-либо из элементов кэш-памяти с отложенной записью измененные данные. Техническим результатом является повышение производительности процессора и снижение потребляемой энергии. Процессор включает в себя кэш-память, имеющую по меньшей мере один элемент, управляемый по алгоритму отложенной записи. При кэш-промахе, если GMI показывает, что ни один из элементов кэш-памяти с отложенной записью в данной кэш-памяти не содержит измененных данных, данные, извлеченные из памяти записываются в выбранный элемент без предварительного считывания данного элемента. В кэш-памяти, разделенной на банки, два или более GMI банка могут быть ассоциированы с двумя или более банками. При n-мерном наборе ассоциированных кэш-памятей n GMI наборов можно ассоциировать с данными n наборами. 3 н. и 7 з.п. ф-лы, 2 ил.

Изобретение относится к способам снижения мощности (энергопотребления) в процессоре. Техническим результатом является сохранение мощности при считывании регистра из регистрового файла. Устройство сохранения мощности при считывании регистра из регистрового файла содержит процессор для считывания операндов, обеспечивающий исполнение команд; файл (PRF) физических регистров с наличием операндов, подлежащих считыванию процессором; массив тегов, имеющий адрес, связанный с операндом в PRF, и атрибут, описывающий операционное состояние процессора; массив компараторов тегов, причем каждый компаратор тегов действует, чтобы сравнивать сформированный процессором адрес операнда с тегом, совпадение тега при сравнении является требуемым для считывания операнда из PRF; и массив компараторов операционного состояния, причем каждый компаратор операционного состояния связан с тегом и действует, чтобы сравнивать атрибут с текущим операционным состоянием процессора и активировать или блокировать связанный компаратор тегов, причем активируются не все компараторы тегов. Способ описывает работу этого устройства. 3 н. и 17 з.п. ф-лы, 6 ил.

Изобретение относится к способам внешнего хранения данных, обработанных устройством обработки данных. Техническим результатом является расширение функциональных возможностей. Способ внешнего хранения данных в системе, включающей в себя первичное устройство обработки данных, имеющее первичное устройство хранения данных и процессор, выполненное с возможностью обработки активных записей в процессоре и сконфигурированное для хранения данных, принадлежащих активным записям, в первичном устройстве хранения данных; и вторичную систему хранения данных, доступную первичному устройству обработки данных, заключается в выполнении этапов, на которых загружают данные, принадлежащие записи, в первичное устройство хранения данных и экспортируют запись посредством переноса по меньшей мере порции данных, принадлежащих записи, во вторичную систему хранения данных для хранения. При этом этап экспортирования записи включает в себя этап, на котором посредством прикладной программы, использующей данные, принадлежащие записи, выполняют вызов к интерфейсу, выполненному с возможностью переноса порции данных во вторичную систему хранения данных. 10 н. и 37 з.п. ф-лы, 8 ил.

Изобретение предназначено для использования в бортовых регистраторах информации, формируемой датчиками, агрегатами и системами контролируемых транспортных средств, преимущественно летательных аппаратов. Бортовая система обработки и регистрации информации состоит из блока сбора информации, защищенного накопителя с контроллером, блока съема информации с информационным портом, пульта, индикатора состояния, цифрового преобразователя, а также аудиоблока. Система позволяет собирать, обрабатывать, регистрировать и хранить полетную информацию о техническом состоянии объекта контроля, а также передавать наземным службам по радиоканалу, проводной связи или с помощью съемной кассеты точные копии зарегистрированной в защищенном накопителе информации в режиме реального времени. Индикатор состояния системы позволяет оперативно судить о ее исправности, а информационный порт дает возможность бесконтактного считывания копий информации, хранящейся в блоке съема информации, с помощью наземной ЭВМ. Достоверность считываемых копий непрерывно контролируется электронными модулями системы; в случае несоответствия подлинника и копии производится обновление информации в контроллере защищенного накопителя и в блоке съема информации, а факт несоответствия фиксируется системой и передается наземным службам. 1 ил.

Изобретение относится к способу записи и воспроизведения видеоданных, а также гипертекстовых данных. Техническим результатом является создание способа и устройства для правильного воспроизведения видеоданных и данных с гипертекстом, даже если видеоданные были повторно закодированы другим способом и записаны. Технический результат достигается тем, что перед записью на информационный носитель видеоданные, закодированные первоначальным способом, (а) декодируют и извлекают информацию о свойствах видеоданных, (b) кодируют декодированные видеоданные способом, отличным от первоначального и (с) генерируют информацию видеопреобразования, которая должна быть использована для отображения видеоданных в первоначальном состоянии на основании информации о свойствах, и (d) записывают сгенерированную информацию видеопреобразования и повторно закодированные видеоданные на информационный носитель данных. 4 с. и 13 з.п.ф-лы, 17 ил.