Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт – G11C 17/00
Раздел G ФИЗИКА
G11 Накопление информации
G11C Запоминающие устройства статического типа
G11C 17/00 Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт
Патенты в данной категории
| СПОСОБ ЗАПИСИ ИНФОРМАЦИИ В ПОЛЕ ПАМЯТИ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА
Изобретение относится к области вычислительной техники и автоматики и может быть использовано при записи информации в поле памяти постоянных запоминающих устройств. Технический результат изобретения заключается в сокращении числа элементов связи при записи и коррекции информации, обеспечении постоянства нагрузочных характеристик, повышении эффективности использования постоянных запоминающих устройств и увеличении их быстродействия. Технический результат изобретения достигается посредством размещения элементов связи в поле памяти путем подключения с помощью элементов связи адресных шин к запоминающим элементам поля памяти, организованным в блоки, число которых равно К, зависит от диапазона D представления кодовых комбинаций разрядности N, причем D |
2379772 выдан: опубликован: 20.01.2010 |
|
| ПОСТОЯННАЯ ПАМЯТЬ И ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА Изобретение относится к электрически адресуемой энергонезависимой постоянной памяти. Техническим результатом является обеспечение возможности многоуровнего кодирования заданных ячеек памяти или адресов ячеек памяти и возможность создания объемного запоминающего устройства. Электрически адресуемая энергонезависимая постоянная память содержит совокупность ячеек памяти, пассивную матрицу, которая содержит параллельные электроды, вертикальные и горизонтальные шины, полупроводниковый материал, изолирующий материал. Постоянная память содержит одну или более электрически адресуемых энергонезависимых постоянных памятей и задающую и управляющую схемы. 3 с. и 23 з.п.ф-лы, 10 ил. | 2216055 выдан: опубликован: 10.11.2003 |
|
| УНИВЕРСАЛЬНЫЙ ЭЛЕМЕНТ ПАМЯТИ С СИСТЕМАМИ, ИСПОЛЬЗУЮЩИМИ ЭТОТ ЭЛЕМЕНТ, СПОСОБ И УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ, ЗАПИСИ И ПРОГРАММИРОВАНИЯ УНИВЕРСАЛЬНОГО ЭЛЕМЕНТА ПАМЯТИ Изобретение относится к программируемым элементам памяти, к способам и устройству для их считывания, записи и программирования. Техническим результатом является возможность использования таких элементов в криптографии. Способ запоминания и извлечения информации в элементе памяти с фазовыми переходами заключается в запоминании информации в элементе памяти, путем подачи, по меньшей мере, одного программного энергетического импульса в материал памяти, извлечении информации, запомненной в элементе памяти, путем подачи в него дополнительных программных энергетических импульсов, подсчитывают количество указанных дополнительных импульсов, необходимых для переключения элемента памяти в состояние с низким сопротивлением. Устройство управления уровнем связности между узлами в узловой сети системы нейронной сети содержит единичную ячейку, содержащую материал с фазовыми переходами, два электрода, вывод для управления, вывод для сигналов, общий вывод для управления и для сигналов, систему управления нейронной сетью. Способ управления элементом взаимосвязи для изменения связности в нейронной сети описывает работу указанного устройства. 3 с. и 18 з.п.ф-лы, 16 ил. | 2216054 выдан: опубликован: 10.11.2003 |
|
| ЭЛЕМЕНТ ПАМЯТИ С МЕХАНИЗМОМ УПРАВЛЕНИЯ ЭНЕРГИЕЙ Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти. Техническим результатом является уменьшение величины тока, необходимого для программирования ячеек памяти, а также возможность передачи тепловой энергии в часть объема материала памяти или из него. Электрически управляемый элемент памяти содержит материал памяти с фазовым переходом, два разнесенных электрических контакта, средство управления тепловой энергией. 9 з.п. ф-лы, 4 ил. | 2214009 выдан: опубликован: 10.10.2003 |
|
| ПОСТОЯННАЯ ПАМЯТЬ И ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к электрически адресуемой энергонезависимой постоянной памяти. Техническим результатом является обеспечение возможности многоуровнего кодирования заданных ячеек памяти или адресов ячеек памяти и возможность создания объемного запоминающего устройства. Электрически адресуемая энергонезависимая постоянная память содержит совокупность ячеек памяти, пассивную матрицу, которая содержит параллельные электроды, вертикальные и горизонтальные шины, полупроводниковый материал, изолирующий материал. Постоянная память содержит одну или более электрически адресуемых энергонезависимых постоянных памятей, задающую и управляющую схемы. 3 с. и 17 з. п.ф-лы, 8 ил. | 2212716 выдан: опубликован: 20.09.2003 |
|
| КАРТОЧКА С ВСТРОЕННЫМ МИКРОПРОЦЕССОРОМ Изобретение относится к вычислительной технике и может использоваться при медицинском страховании, учете рабочего времени в скользящем графике, телефонии и т. д. Техническим результатом является повышение защищенности карточки со встроенным микропроцессором от несанкционированного доступа при одновременном оставлении работоспособными схемных компонентов упомянутой карточки, не затронутых несанкционированным доступом. Для этого карточка содержит управляющую схему, полупроводниковое запоминающее устройство, схему питающего напряжения, схему тактовых сигналов, сенсорную схему, схему запуска. 5 з.п.ф-лы, 2 ил. | 2154859 выдан: опубликован: 20.08.2000 |
|
| ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в отказоустойчивых системах. Технический результат изобретения заключается в повышении быстродействия при вычислении логических функций в условиях возникновения отказов. Он достигается путем введения дисциплины вычисления логических функций за два такта по двум подфункциям с дизъюнкцией промежуточных результатов. Устройство позволяет существенно повысить быстродействие при вычислении логических функций в условиях отказов за счет уменьшения времени перепрограммирования и использования логических элементов, реализующих функцию С.Тюрина. Эти элементы сохраняют функциональную полноту при однократных константных отказах их входов. Изобретение дополнительно обеспечивает простоту диагностирования процесса вычисления логических функций. 1 з.п. ф-лы, 3 ил. | 2146840 выдан: опубликован: 20.03.2000 |
|
| НОСИТЕЛЬ ИНФОРМАЦИИ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Использование: в вычислительной технике, в запоминающих устройствах для хранения информации, представленной в дискретной и аналоговой формах (совместно или раздельно). Сущность изобретения: для повышения надежности хранения информации основание выполнено из электропроводящего материала, запоминающий слой выполнен из полупроводникового материала, на внешней поверхности которого выполнены выступы, соответствующие запоминаемой информации, электропроводящий материал выполнен из меди, полупроводниковый материал выполнен из InSb, CaAs, Cd3As2. 1 з.п.ф-лы, 1 ил. | 2066885 выдан: опубликован: 20.09.1996 |
|
| УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ МИКРОСХЕМ ПОСТОЯННОЙ ПАМЯТИ Изобретение относится к автоматике и вычислительной технике. Техническим результатом является расширение области применения устройства за счет увеличения класса программируемых микросхем. Устройство содержит формирователь сигналов управления, блок сопряжения, программируемый источник питания, первый и второй коммутаторы, пять регистров, блок адресных ключей, блок ключей управления, блок ключей программирования, программируемый генератор импульсов, блок элементов И. 2 ил. | 2047920 выдан: опубликован: 10.11.1995 |
|
| НАКОПИТЕЛЬ ЭЛЕКТРИЧЕСКИ ПРОГРАММИРУЕМОГО ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Изобретение относится к электронной технике и может быть использовано при конструировании интегральных схем высокой степени интеграции. Цель изобретения - упрощение программирования и повышения быстродействия за счет уменьшения емкости разрядных шин. Это достигается тем, что в накопителе электрически программируемого ПЗУ, включающем матрицу из m строк и n столбцов МДП-транзисторов, к каждому из которых последовательно подключен программируемый пробоем конденсатор, m адресных шин, подключенных к дешифратору строк, и n разрядных шин, подключенных к дешифратору столбцов, причем затворы транзисторов, расположенных в каждой строке, соединены с адресной шиной данной строки, строки транзисторов каждого столбца подключены к разрядной шине этого столбца, одна из обкладок каждого конденсатора подключена к истоку соответствующего транзистора, а вторые обкладки конденсаторов объединены и подключены к дополнительной шине, соединенной с источником программирующего напряжения. 2 ил. | 2028676 выдан: опубликован: 09.02.1995 |
|
| ПРОГРАММИРУЕМАЯ ЛОГИЧЕСКАЯ МАТРИЦА Изобретение относится к вычислительной технике и может быть использовано для построения надежных цифровых усройств. Целью изобретения является повышение надежности матрицы. Программируемая логическая матрица содержит первую и вторую группы инверторов, а также первый и второй накопители, входы, выходы, первую и вторую шины питания. Каждый инвертор содержит источник тока и транзистор. Каждый инвертор содержит, помимо этого, источник напряжения. 3 ил. | 2020615 выдан: опубликован: 30.09.1994 |
|
| НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Изобретение относится к микроэлектронике, в частности к постоянным запоминающим устройствам, в накопителе которых в качестве логических ячеек используют ячейки упорядоченных поверхностных структур. Целью изобретения является повышение надежности накопителя. Накопитель содержит графитовую подложку 1, верхний приповерхностный слой 2 которой интеркалирован щелочными металлами (K, Pb, Cs), покрытую, в том числе с торцов, углеродным слоем 3 толщиной до 1 нм. 3 ил. | 2006968 выдан: опубликован: 30.01.1994 |
2N-1. Блоки запоминающих элементов содержат P1, Р2,
,Рк запоминающих элементов при P1 ·P2·
D. Место размещения элемента связи между адресной шиной и одним из запоминающих элементов определяется остатком от деления числового значения кодовой комбинации на число запоминающих элементов Рi i-го блока запоминающих элементов. Номер запоминающего элемента в блоке соответствует этому остатку от деления и месту размещения элемента связи. 5 ил., 4 табл.